线路浮接的检查方法技术

本发明专利技术提供一种线路浮接的检查方法，可在早期设计阶段进行检查、检查速度快且不会检查错误。该线路浮接的检查方法包含以下步骤：提供网络联机表，该网络联机表用来描述应用电路的电路结构，其中，该应用电路包含了多个晶体管；将该应用电路的电源端口及信号输入端口中的每一个耦接至一电压源；通过每一电压源产生测试电压至该应用电路中，使得该等测试电压传播至该些晶体管，其中，该等测试电压大于参考电压；及检查该些晶体管中，晶体管的连接点的电压是否大于该参考电压，以决定该连接点是否浮接。

【技术实现步骤摘要】

本专利技术是有关于一种设计检查方法，特别是指一种。
技术介绍
在集成电路的设计过程中，网络联机表(netlist)为一种以文字描述应用 电路的电路结构的文件。为了确认网络联机表所描述的应用电路可以正常运 作，线路浮接的检查是必须要的。一般来说，是通过电子设计自动化(Electronic Design Automation, EDA)工具内建的程序来检查应用电路的网络联机表，以 判断该应用电路中的每一金属氧化物半导体(Metal-Oxide Semiconductor, MOS)的栅极是否有连接到任何元件，若没有连接到任何元件，则直接表示该 金属氧化物半导体的栅极浮接。此方法可以在布局(layout)前就进行检查， 但却有会判断错误的缺点。例如当金属氧化物半导体的栅极只连接到电容 的一端时，该金属氧化物半导体的栅极实际上是浮接的状态，但却会被此方 法判断为没有浮接。又例如当金属氧化物半导体的栅极只连接到电阻的一 端时，该金属氧化物半导体的栅极是否浮接取决于该电阻的另一端是否浮接， 但已知的作法却会判断为没有浮接。
技术实现思路
因此，本专利技术的目的即在提供一种，可在早期设计 阶段进行检查、检查速度快且不会检查错误。本专利技术是揭露一种，其一实施方式包含以下步骤 提供网络联机表，该网络联机表用来描述应用电路的电路结构，其中，该应 用电路包含多个晶体管；将该应用电路的电源端口及信号输入端口中的每一 个耦接至一电压源；通过每一电压源产生测试电压至该应用电路中，使得该 等测试电压传播至该些晶体管，其中，该等测试电压大于参考电压；以及检 查该些晶体管中，晶体管的连接点的电压是否大于该参考电压，以决定该连接点是否浮接。此外，本专利技术的另一实施方式包含以下步骤提供 网络联机表，该网络联机表用来描述应用电路的电路结构，其中，该应用电路包含多个晶体管；将该应用电路的电源端口及信号输入端口中的每一个耦 接至一电压源；通过每一电压源产生测试电压至该电路中，使得该等测试电 压传播至该些晶体管；以及检查该些晶体管中，晶体管的连接点的电压是否 实质上等于该等测试电压中的一个，以决定该连接点是否浮接。附图说明图l为一流程图，说明本专利技术的第一实施例；及 图2为一流程图，说明本专利技术的第二实施例； 图3是一电路图，说明上述实施例如何检查电路中有浮接情况的存在。 11~15 步骤 314、 315…晶体管21~25 步骤 316 电阻31 应用电路 317 电容311、 312…电源端口 318、 319…晶体管313信号输入端口 32~34 供应电压源具体实施例方式有关本专利技术的前述及其它
技术实现思路
、特点与功效，在以下配合参考图式 与两个实施例的详细说明中，将可清楚地呈现。请参阅图1,其绘示本专利技术的第一实施例，第一实 施例包含以下步骤步骤ll:提供网络联机表，该网络联机表用来描述应用电路的电路结构， 其中，该应用电路包含了多个晶体管。步骤12:将该应用电路的电源端口及信号输入端口中的每一个耦接至一 电压源。步骤13:通过每一电压源产生测试电压至该应用电路中，使得该等测试 电压传播至该些晶体管，其中，该等测试电压大于参考电压。步骤14:检查该些晶体管中，晶体管的连接点的电压是否大于该参考电压，以决定该连接点是否浮接。步骤15:当该连接点为浮接时，修改该网络联机表，以产生新的网络联 机表。由上述的步骤可以清楚地了解，本专利技术的第一实施例先提供了网络联机 表，而该网络联机表描述了应用电路的电路结构，例如网络通讯控制器、 显示控制器、模拟至数字转换器、数字至模拟转换器、锁相回路…等应用电 路。不论是模拟或是数字电路，本实施例皆可检查其线路是否有浮接状况发 生。接着，将该应用电路的电源端口及信号输入端口中的每一个耦接至一电 压源，再由每一电压源产生测试电压至该应用电路中。需注意者，该等测试 电压可以是相同的(例如所有的电源端口与信号输入端口都接5V进行测 试)，或者该等测试电压可以是部分相同的(例如部分电源端口接5V,另一 部分电源端口接3. 3V，部分信号输入端口接5V，另一部分信号输入端口接 3. 3V)。此外，该等测试电压大于参考电压，该参考电压可由电路设计者自行 决定，例如0V、 3. 3V或5V。当然，本实施例的测试电压与参考电压并不以 5V、 3. 3V与0V为限，亦可为其它的电压值。当该等测试电压传播至该些晶体管后，则检查该些晶体管中，晶体管的 连接点的电压是否大于该参考电压，以决定该连接点是否浮接。而上述的连 接点例如为晶体管的栅极、漏极或源极。最后，若检查某连接点的电压大于 该参考电压时，则此连接点视为没有浮接。相反地，若检查某连接点的电压 小于或等于该参考电压时，则此连接点视为有浮接的情况发生，此时，需修 改该网络联机表，并产生新的网络联机表再重新进行检查，且重复修改及检 查过程，直至没有浮接的情况发生。接着，请参阅图2，其绘示本专利技术线路浮接检查方法的第二实施例，第 二实施例包含以下步骤步骤21:提供网络联机表，该网络联机表用来描述应用电路的电路结构， 其中，该应用电路包含了多个晶体管。步骤22:将该应用电路的电源端口及信号输入端口中的每一个耦接至一 电压源。步骤23:通过每一电压源产生测试电压至该应用电路中，使得该等测试 电压传播至该些晶体管。步骤24:检查该些晶体管中，晶体管的连接点的电压是否实质上等于该 等测试电压中的一个，以决定该连接点是否浮接。步骤25:当该连接点为浮接时，修改该网络联机表，以产生新的网络联 机表。由上述的步骤可知，第二实施例与第 一 实施例不同之处在于第二实施例 是以该等测试电压作为判断是否有浮接状况发生的标准。换句话说，当该等 测试电压传播至该些被测试的晶体管时，本实施例是判断该些晶体管各个连 接点的电压(例如晶体管的栅极、漏极或源极的电压)是否实质上等于该等测 试电压中的一个，以作为判断是否有浮接状况的发生。若被检查的连接点的 电压实质上不等于该等测试电压中的一个时，则判断为浮接的情况发生。反 之，若被检查的连接点的电压实质上等于该等测试电压中的一个时，则判断 为没有浮接的情况发生。其余与第一实施例相同的步骤，可直接参考第一实 施例的说明，为求简洁，在此不另重复赘述。请参阅图3,该图为上述实施例检查网络联机表所描述的应用电路31是 否有浮接情况的说明。假设应用电路31包含了四晶体管314、 315、 318、 319、 二电源端口 311、 312、信号输入端口 313、电阻316与电容317,且耦接关 系如图3中所示。为了检查应用电路31是否有浮接点的存在，电源端口 311、 312及信号 输入端口 313分别连接到所提供的测试电压为5V的电压源32~34。接着， 电压源32 34所提供的测试电压(5V)经由晶体管314、 315和电阻316在应 用电路31中传播，但无法经由电容217在应用电路21中传播，使得晶体管 318的栅极的电压是5V,而晶体管319的栅极的电压是0V。最后，检查各个 连接点的电压是否实质上等于测试电压(5V)或者大于电路设计者所预设的参 考电压(例如3. 3V)。以图3的范例而言，由于晶体管318的栅极的电压为5V, 既实质上等于测试电压(5V),也大于预设的参考电本文档来自技高网...

【技术保护点】
一种线路浮接的检查方法，包含：　提供网络联机表，该网络联机表用来描述应用电路的电路结构；其中，该应用电路包含多个晶体管；　将该应用电路的电源端口及信号输入端口中的每一个耦接至一电压源；　通过每一电压源产生测试电压至该应用电 路中，使得该等测试电压传播至该些晶体管；其中，该等测试电压大于参考电压；以及　检查该些晶体管中，晶体管的连接点的电压是否大于该参考电压，以决定该连接点是否浮接。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗幼岚，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]