【技术实现步骤摘要】
本公开涉及半导体制造，尤其涉及一种光掩模、拼接光掩模组以及半导体结构。
技术介绍
1、传统的2.5d ic将存储器、逻辑芯片和小芯片集成在单个封装中，以获得更好的性能和更低的功耗。硅中介层充当芯片、衬底和pcb板之间的互连。tsi(tsv-si interposer)包括tsv(硅通孔)和多层rdl(再分布层)。在cowos(晶圆级封装)设计中，因为掩模板尺寸受光刻设备限制的单次曝光(shot)的尺寸限制，比如为26×33mm2，故超过设备单次曝光尺寸的基底，比如中介层，需要多个掩模板的曝光区域缝合并共同形成一个较大尺寸的曝光单元，以突破光刻机单次曝光尺寸的限制。
技术实现思路
1、有鉴于此，本公开实施例提供一种光掩模、拼接光掩模组以及半导体结构。
2、根据本公开实施例的第一方面，提供了一种光掩模，包括：
3、第一掩模板，所述第一掩模板包括第一曝光区域，所述第一曝光区域包括沿第一方向延伸的第一子部和沿第二方向延伸的第二子部，所述第一子部和所述第二子部部分区域重合，以形成交叉结构；
4、所述第一曝光区域包括第一图样，所述第一图样包括第一透光图样和第一非透光图样。
5、根据本公开实施例的第二方面，提供了一种拼接光掩模组，包括：
6、第一掩模板，所述第一掩模板包括第一曝光区域，所述第一曝光区域包括沿第一方向延伸的第一子部和沿第二方向延伸的第二子部，所述第一子部和所述第二子部部分区域重合，以形成交叉结构；
7、所述第一
8、第二掩模板，所述第二掩模板包括第二曝光区域，所述第二曝光区域包括四条侧边围合形成的第三子部，以及所述第三子部外设置有与每条所述侧边邻接的第四子部；
9、各所述第四子部沿着与其相邻的所述侧边的延伸方向上的长度小于与其相邻的所述侧边的长度；
10、所述第二曝光区域包括第二图样，所述第二图样包括第二透光图样和第二非透光图样。
11、在一些实施例中，所述第一曝光区域在平行于所述第一掩模板平面的曝光平面上的正投影为第一投影区域；
12、所述第二曝光区域在平行于所述第一掩模板平面的曝光平面上的正投影为第二投影区域；
13、当多个所述第二投影区域以相互邻接的方式沿所述第一方向和所述第二方向阵列排布时，每2×2个第二投影区域形成一个子阵列单元，每个所述子阵列单元内的第二投影区域围绕形成一位于所述子阵列单元中间位置处的第三投影区域；
14、其中，所述第一投影区域覆盖所述第三投影区域。
15、在一些实施例中，相邻两排沿第一方向排布的第二投影区域中，其中一排的所述第二投影区域的沿第二方向延伸的侧边的长度小于另一排所述第二投影区域的沿第二方向延伸的侧边的长度，且相邻两排的所述第二投影区域的沿第一方向延伸的侧边的长度相同；
16、或者，
17、相邻两排沿第二方向排布的第二投影区域中，其中一排的所述第二投影区域的沿第一方向延伸的侧边的长度小于另一排所述第二投影区域的沿第一方向延伸的侧边的长度，且相邻两排的所述第二投影区域的沿第二方向延伸的侧边的长度相同。
18、在一些实施例中，所述第一投影区域与所述第三投影区域的形状相似或相同。
19、在一些实施例中，当所述第一掩膜板和所述第二掩膜板与所述曝光平面的距离相同时，所述第一投影区域的面积大于或等于所述第三投影区域的面积。
20、在一些实施例中，所述第二曝光区域的所述四条侧边中，相对的两条侧边平行。
21、在一些实施例中，所述第一子部位于相邻两个所述第二投影区域之间的部分沿所述第一方向的长度，大于或等于所述第二投影区域沿所述第一方向的长度，和/或，所述第二子部位于相邻两个所述第二投影区域之间的部分沿所述第二方向的长度，大于或等于所述第二投影区域沿所述第二方向的长度。
22、在一些实施例中，所述第一图样在平行于所述第一掩模板平面的曝光平面上的正投影为第一投影图样；所述第二图样在平行于所述第一掩模板平面的曝光平面上的正投影为第二投影图样；
23、当所述第一投影区域与所述第三投影区域重叠时，所述第一投影图样与所述第二投影图样至少部分连接。
24、在一些实施例中，所述第一投影图样将多个所述第二投影图样的两两之间进行连接。
25、在一些实施例中，所述第一图样呈对称或非对称分布。
26、在一些实施例中，所述第一掩模板为多个，至少两个所述第一掩模板的第一曝光区域内的所述第一图样相同或不同。
27、在一些实施例中，所述第二曝光区域包括核心区和外围区，所述外围区位于所述核心区的外围，并包裹所述核心区。
28、在一些实施例中，所述第一掩模板的部分第一曝光区域与所述第二掩模板的第二曝光区域的部分外围区对应。
29、根据本公开实施例的第三方面，提供了一种半导体结构，包括：
30、基底，以及位于所述基底的图案；
31、所述图案包括：利用第一掩模板制备的第一投影区域，其中，所述第一投影区域包括沿第一方向延伸的第一子部和沿第二方向延伸的第二子部，所述第一子部和所述第二子部部分区域重合，以形成交叉结构；所述第一投影区域还包括由第一图样形成的第一投影图样；
32、所述图案还包括：利用第二掩模板制备的第二投影区域，所述第二投影区域包括四条侧边围合形成的第三子部，以及所述第三子部外设置有与每条所述侧边邻接的第四子部；各所述第四子部沿着与其相邻的所述侧边的延伸方向上的长度小于与其相邻的所述侧边的长度；所述第二投影区域还包括由第二图样形成的第二投影图样。
33、在一些实施例中，当多个所述第二投影区域以相互邻接的方式沿所述第一方向和所述第二方向阵列排布时，每2×2个第二投影区域形成一个子阵列单元，每个所述子阵列单元内的第二投影区域围绕形成一位于所述子阵列单元中间位置处的第三投影区域；
34、所述第一投影区域覆盖所述第三投影区域。
35、本公开实施例中，通过将第一掩模板设置成交叉结构，以此能够将其作为一个连接掩模板，如此，第一掩模板后续在基底上形成的图案可以位于其他掩模板形成的图案的中间区域，第一掩模板形成的图案能够将在其四周的其他掩模板形成的图案进行连接，起到连接缝合的作用；并且，通过使用第一掩模板形成的图案将其他掩模板形成的图案进行连接，如此，第一掩模板和其他掩模板在基底上进行曝光时，第一掩模板形成的图案所在的区域，可以减少重复曝光的次数，从而减少对基底的影响。
本文档来自技高网...【技术保护点】
1.一种光掩模，其特征在于，包括：
2.一种拼接光掩模组，其特征在于，包括：
3.根据权利要求2所述的拼接光掩模组，其特征在于，
4.根据权利要求3所述的拼接光掩模组，其特征在于，
5.根据权利要求3所述的拼接光掩模组，其特征在于，
6.根据权利要求3所述的拼接光掩模组，其特征在于，
7.根据权利要求2所述的拼接光掩模组，其特征在于，
8.根据权利要求3所述的拼接光掩模组，其特征在于，
9.根据权利要求3-5中任一项所述的拼接光掩模组，其特征在于，
10.根据权利要求9所述的拼接光掩模组，其特征在于，
11.根据权利要求2所述的拼接光掩模组，其特征在于，
12.根据权利要求2所述的拼接光掩模组，其特征在于，
13.根据权利要求2所述的拼接光掩模组，其特征在于，
14.根据权利要求13所述的拼接光掩模组，其特征在于，
15.一种半导体结构，其特征在于，包括：
16.根据权利要求15所述的半导体结构，其特征
...【技术特征摘要】
1.一种光掩模，其特征在于，包括：
2.一种拼接光掩模组，其特征在于，包括：
3.根据权利要求2所述的拼接光掩模组，其特征在于，
4.根据权利要求3所述的拼接光掩模组，其特征在于，
5.根据权利要求3所述的拼接光掩模组，其特征在于，
6.根据权利要求3所述的拼接光掩模组，其特征在于，
7.根据权利要求2所述的拼接光掩模组，其特征在于，
8.根据权利要求3所述的拼接光掩模组，其特征在于，
9.根据权利要...
【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。