栅极脉冲调制电路及其液晶显示器制造技术

本发明专利技术公开了一种栅极脉冲调制电路及其应用的液晶显示器，以用于改善显示效能。栅极脉冲调制电路用以调制多－相位时序脉冲信号，进而对应产生相异的奇数栅极脉冲信号与偶数栅极脉冲信号。本发明专利技术实施例的栅极脉冲调制电路及液晶显示器可以减少暗－明线以及与ＨＳＤ像素设计相关的闪烁现象，并且改善液晶显示装置的显示效能。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器，尤其涉及一种栅极脉冲调制电路，用以改善液晶显示器的显示效能。
技术介绍
—种液晶显示器(LCD)包含液晶显示面板，其中液晶显示面板是由液晶单元与像 素元件所组成，而像素元件分别与液晶单元相对应。并且，每一像素元件包含液晶(LC)电 容与储存电容，而薄膜晶体管(TFT)则电性耦接至液晶电容与储存电容。像素元件的配置 大体上为一矩阵，致使具有多个像素列与像素行。具体来说，扫描信号是连续施加于像素 列，进而依序一列一列地开启所对应的薄膜晶体管。当扫描信号施加于像素列，以开启所对 应像素列上的像素元件的薄膜晶体管时，用于像素列的来源信号(例如，图像信号)将同时 施加在像素行上，使得对于所对应的液晶电容与像素列上的储存电容进行充电，来调准与 像素列相对应的液晶单元的方向，进而控制光线穿透度。透过对于全部所有像素列实行上 述动作，将得以提供图像信号的相对应来源信号到所有像素元件上。 为了降低功率损耗，半源驱动器(half so urce driver)因此应蕴而生。在半源 驱动器的设计中，相异像素的两相邻子像素电极电性耦接至同一数据线，而且同一像素上 的两子像素则是电连接于两相邻栅线。相对于液晶显示器传统电路设计，通过上述设计将 可减少一半功率损耗。然而，倘若子像素充电不均匀时，则当显示图像过程中，将会产生 暗_明线与闪烁现象，而影响液晶显示装置的显示效果。 因此，迄今为止的相关现有技艺仍无法有效且全面性地来解决上述缺陷和不足之 处。
技术实现思路
因此本专利技术的一态样就是关于一种适用于液晶显示装置的栅极脉冲调制电路。在 一实施方式中，栅极脉冲调制电路具有一低电压稳压调节器LDOJ)、一第一电阻R^t、一电 容C^、一开关SW以及一第二电阻R^。第一电阻R^t具有一第一端电连接于低电压稳压 调节器，与一第二端电连接于一节点DTS。电容C^具有一第一端电连接于第一电阻的第二 端，与一第二端电性接地。开关SW具有一控制端、一第一端与一第二端，其中开关SW的第 一端电连接于节点。第二电阻R^则具有一第一端电连接于开关的第二端，与一第二端电 性接地。 栅极脉冲调制电路更包含一比较器，其具有一第一输入端电连接于节点DTS、一第 二输入端用以接收一电压信号Vref与一输出端电连接于开关的控制端。 栅极脉冲调制电路亦包含一位准移相器，具有N个输入端用以接收N个时序信号 (CKjh与N个输出端用以输出N个调制时序信号{CKHj}， j = 1，2，3， ...N，其中N为大于零的一偶数整数。 而且，栅极脉冲调制电路更包含一逻辑控制单元，具有一第一输入端用以接收N个时序信号{CKj}、一第二输入端电连接于比较器的输出端与一输出端。 此外，栅极脉冲调制电路包含N个开关{Sj}、一第三电阻R。以及一第四电阻RE。其中每一开关具有一控制端电连接于逻辑控制单元的输出端、一第一端电连接于该位准移相器的一个别输出端与一第二端。第三电阻R。具有一第一端电连接于N个开关{Sj}的每一奇数开关Sk， k = 1，3，5， . . . ， N-l的第二端，与一第二端电性接地。第四电阻&则具有一第一端电连接于N个开关{Sj}的每一偶数开关Sq， q = 2， 4， 6，. . . N的第二端，与一第二端电性接地。 在一实施方式中，N个调制时序信号{CKHj}， j = 1，2，3， ... ， N中的每一调制时 序信号CKHj具有一波形，其中波形在时间tl，由一第一电压VGL上升至一第二电压VGH;并 且，直到时间t2，皆维持在第二电压VGH ;接着，在时间t2与t3之间，则依着一斜率，从第二 电压VGH降至一第三电压Vj，并且其中通过T = (t3-t2)，来定义每一调制时序信号CKHj 的一下降时间。 每一调制时序信号CKHj， j = 1，2，3，...，N的下降时间T二 (t3_t2)，为电容Csrt 的电容值的一函数。N个调制时序信号{CKHj}， j = l，2，3，...，N的每一奇数调制时序信 号CKHk， k = 1， 3， 5， . . . ， N-l的波形中，其中第三电压Vk为第三电阻R。的电阻值的函数， 并且其中N个调制时序信号{CKHj}的每一偶数调制时序信号CKHq， q = 2， 4， 6， . . . ， N的 波形中，其第三电压Vq，为第四电阻I^的电阻值的函数。 在一实施方式中，第三电阻值R。的电阻值不同于第四电阻&的电阻值，并且其中 介在每一奇数调制时序信号CKHk， k = 1，3，5， . . . ， N-l的第三电压Vk与第一电压VGL间 的电压差AVI = (Vk-VGL)，不同于介在每一偶数数调制时序信号CKHq，q = 2，4，6，... ，N 的第三电压Vq与第一电压VGL间的电压差A V2 = (Vq-VGL)。 另外，在时间t2，所对应的时序信号CKj具有一下降沿沿。 在一实施方式中，逻辑控制单元包含一CK脉冲下降沿检测器、一比较输出检测 器以及一开关ON/OFF控制器。而于其中，CK脉冲下降沿沿检测器用以接收每一时序信号 {CKj} ， j = 1，2，3， . . . ， N以及检测每一时序信号{CKj}的波形的下降沿，而比较输出检测 器用以从比较器中接收一输出信号。开关ON/OFF控制器则是作为CK脉冲下降沿检测器与 比较输出检测器之间的联系，进而根据CK脉冲下降沿检测器所检测到的对应调制时序信 号的下降沿，与比较输出检测器所检测到的该比较器的该输出信号，来决定启闭开关{Sj}， j = 1，2，3，... ，N中的所对应开关。 在一实施方式中，当CK脉冲下降沿检测器，检测到在一时序信号CKj， j = 1，2， 3， ... ， N中的下降沿时，开关ON/OFF控制器则响应产生一第一信号，用以开启所对应的开 关Sj。因此从位准移相器的j-th输出端中，所输出的对应调制时序信号CKHj，则通过第三 电阻R。或第四电阻RE释放至地，而且低电压稳压调节器LD0_0通过第一 电阻R&rt，以提供 一电流信号，来对电容Cset充电，进而使得该节点DTS具有一电压VDTS。 比较器用以比较DTS节点的电压VDTS与参考电压Vref，其中当VDTS = Vref时，比 较器产生一输出信号至比较输出检测器，使得开关ON/OFF控制器产生一第二信号，进而关 闭所对应的开关Sj，以及产生输出信号至开关SW的控制端，进而开启开关SW，因此致使节 点DTS上的电压VDTS，经由第二电阻RDTS释放至地。 本专利技术的另一态样是有关一种液晶显示装置，其具有一液晶显示面板、一栅极脉冲调制电路以及一移位暂存器。液晶显示面板具有多个像素单元列，而且像素单元列与所 对应的栅线相互耦接。栅极脉冲调制电路用以接收N个时序信号{CKj}与输出N个调制时 序信号{CKHj}， j = 1，2，3，...N，N为大于零的一偶数整数，并且其中每一对应于时序信号 CKj的调制时序信号CKHj，包含具有下降斜率的波形。移位暂存器则是用以接收调制时序 信号{CKHj}，并且产生栅信号，来分别施加于栅线上，致使驱动像素单元列。 在一实施方式中，栅极脉冲调制电路包含一低电压稳压本文档来自技高网...

【技术保护点】
一种栅极脉冲调制电路，适用于一液晶显示器，其特征在于，所述栅极脉冲调制电路包含：　　　　一低电压稳压调节器；　　　　一第一电阻，具有一第一端电连接于所述低电压稳压调节器，与一第二端电连接于一节点；　　　　一电容，具有一第一端电连接于所述第一电阻的所述第二端，与一第二端电接地；　　　　一开关，具有一控制端、一第一端与一第二端，其中所述开关的所述第一端电连接于所述节点；　　　　一第二电阻，具有一第一端电连接于所述开关的第二端，与一第二端电性接地；　　　　一比较器，具有一第一输入端电连接于所述节点、一第二输入端用以接收一电压信号Ｖｒｅｆ与一输出端电连接于所述开关的所述控制端；　　　　一位准移相器，具有Ｎ个输入端用以接收Ｎ个时序信号｛ＣＫｊ｝，与Ｎ个输出端用以输出Ｎ个调制时序信号｛ＣＫＨｊ｝，ｊ＝１，２，３，．．．Ｎ，其中Ｎ为大于零的一偶数整数；　　　　一逻辑控制单元，具有一第一输入端用以接收所述时序信号｛ＣＫｊ｝、一第二输入端电连接于所述比较器的所述输出端与一输出端；　　　　Ｎ个开关，其中每一开关具有一控制端电连接于所述逻辑控制单元的所述输出端、一第一端电连接于所述位准移相器的一个别输出端与一第二端；　　　　一第三电阻，具有一第一端电连接于所述开关的每一奇数开关Ｓｋ，ｋ＝１，３，５，．．．，Ｎ－１的所述第二端，与一第二端电性接地；以及　　　　一第四电阻，具有一第一端电连接于所述开关的每一偶数开关Ｓｑ，ｑ＝２，４，６，．．．Ｎ的所述第二端，与一第二端，电性接地。...

【技术特征摘要】
US 2009-7-20 12/505,636一种栅极脉冲调制电路，适用于一液晶显示器，其特征在于，所述栅极脉冲调制电路包含一低电压稳压调节器；一第一电阻，具有一第一端电连接于所述低电压稳压调节器，与一第二端电连接于一节点；一电容，具有一第一端电连接于所述第一电阻的所述第二端，与一第二端电接地；一开关，具有一控制端、一第一端与一第二端，其中所述开关的所述第一端电连接于所述节点；一第二电阻，具有一第一端电连接于所述开关的第二端，与一第二端电性接地；一比较器，具有一第一输入端电连接于所述节点、一第二输入端用以接收一电压信号Vref与一输出端电连接于所述开关的所述控制端；一位准移相器，具有N个输入端用以接收N个时序信号{CKj}，与N个输出端用以输出N个调制时序信号{CKHj}，j＝1，2，3，...N，其中N为大于零的一偶数整数；一逻辑控制单元，具有一第一输入端用以接收所述时序信号{CKj}、一第二输入端电连接于所述比较器的所述输出端与一输出端；N个开关，其中每一开关具有一控制端电连接于所述逻辑控制单元的所述输出端、一第一端电连接于所述位准移相器的一个别输出端与一第二端；一第三电阻，具有一第一端电连接于所述开关的每一奇数开关Sk，k＝1，3，5，...，N-1的所述第二端，与一第二端电性接地；以及一第四电阻，具有一第一端电连接于所述开关的每一偶数开关Sq，q＝2，4，6，...N的所述第二端，与一第二端，电性接地。2. 如权利要求1所述的栅极脉冲调制电路，其特征在于，所述N个调制时序信号 {CKHj} ， j = 1，2，3，. . . ， N的每一调制时序信号CKHj，皆具有一波形，其中所述波形在时间 tl，由一第一电压VGL，上升至一第二电压VGH ;并且，直到时间t2，皆维持在第二电压VGH ; 接着，在时间t2与t3之间，则依着一斜率，从所述第二电压VGH下降至一第三电压Vj，并且 其中通过T = (t3-t2)，来定义每一调制时序信号CKHj的一下降时间。3. 如权利要求2所述的栅极脉冲调制电路，其特征在于，所对应的所述时序信号CKj在 时间t2具有一下降沿。4. 如权利要求2所述的栅极脉冲调制电路，其特征在于，每一调制时序信号CKHj，j = 1，2，3， . . . ， N的所述下降时间T = (t3-t2)，为所述电容的电容值的一函数。5. 如权利要求4所述的栅极脉冲调制电路，其特征在于，在所述调制时序信号{CKHj}， j = 1，2，3， ， N的每一奇数调制时序信号CKHk， k = 1，3，5， ， N-l的所述波形中，其 第三电压Vk为所述第三电阻的电阻值的函数，并且其中所述N个调制时序信号{CKHj}的 每一偶数调制时序信号CKHq， q = 2，4，6， . . . ， N的所述波形中，其第三电压Vq为所述第四 电阻的电阻值的函数。6. 如权利要求4所述的栅极脉冲调制电路，其特征在于，所述第三电阻值的电阻值不 同于所述第四电阻的电阻值，并且其中介在每一奇数调制时序信号CKHk， k= 1，3，5，...， N-l的所述第三电压Vk与所述第一电压VGL间的电压差AV1 = (Vk-VGL)，不同于介在每 一偶数调制时序信号CKHq， q = 2，4，6， . . . ， N的所述第三电压Vq与所述第一电压VGL间的电压差<formula>formula see original document page 3</formula>7. 如权利要求1所述的栅极脉冲调制电路，其特征在于，所述逻辑控制单元包含一 CK脉冲下降沿检测器，用以接收每一所述N个时序信号{CKj} ， j = 1 ， 2， 3，. . . ， N以及检测每一所述N个时序信号{CKj}的一波形的一下降沿；一比较输出检测器，用以自所述比较器中，接收一输出信号；以及一开关ON/OFF控制器，用以作为所述CK脉冲下降沿检测器与所述比较输出检测器之间的联系，进而根据所述CK脉冲下降沿检测器所检测到所述对应调制时序信号的下降沿，与所述比较输出检测器所检测到由所述比较器所输出的输出信号，来决定启闭所述开关{Sj}， j = 1，2，3，... ，N中的一对应开关。8. 如权利要求7所述的栅极脉冲调制电路，其特征在于，当所述CK脉冲下降沿沿检测 器，检测到在一时序信号CKj， j = 1，2，3， . . . ， N中的一下降沿时，所述开关ON/OFF控制器则响应产生一第一信号，用以开启所述对应开关，因此从所述 位准移相器的j-th输出端中，所输出的所述对应调制时序信号CKHj，则透过所述第三电阻 或所述第四电阻释放至地；以及所述低电压稳压调节器，提供一 电流信号，并且通过所述第一 电阻，来对所述电容充 电，进而使得所述节点上具有一电压VDTS。9. 如权利要求8所述的栅极脉冲调制电路，其特征在于，所述比较器用以比较所述节 点的所述电压VDTS与所述参考电压Vref ，其中当VDTS = Vref ，所述比较器产生一输出...

【专利技术属性】
技术研发人员：郑晓钟，李宗鸿，陈钦舜，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]