【技术实现步骤摘要】
本专利技术涉及半导体器件，尤其涉及一种用于igbt器件制造的三维半导体衬底晶圆及其制备方法。
技术介绍
1、目前，国内已经开始使用扩散抛光衬底片作为igbt芯片制作的原材料。根据igbt芯片的设计需求，芯片厂对需要扩散抛光衬片的结构为：n-半导体晶圆，从半导体晶圆背面向晶圆内扩散n+高浓度杂质，扩散深度一般在150um以上。理想的杂质浓度梯度曲线为，靠近硅片表面一直保持同一高浓度杂质水平，而深入硅片内部的扩散末端10-30um呈现大的杂质浓度梯度。
2、在扩散抛光衬底材料制造阶段，半导体晶圆扩散抛光衬底片的生产需要经过预扩、氧化、推进等工艺流程，以保证igbt芯片制造所需要的超深扩散厚度及扩散浓度梯度。在igbt芯片的制造流程中，完成芯片正面工艺制造之后，非超高压igbt产品的n-区厚度要求较薄，需从晶圆背面将晶圆减薄至设计厚度及形貌(以600v igbt为例，需将晶圆减薄至约80um)，并通过化学抛光去除表面缺陷，然后对晶圆背面进行n型掺杂、p+型掺杂，以及金属蒸镀。
3、在igbt扩散抛光衬底材料及芯片制造背面工艺流程中，存在以下几个矛盾点及痛点：
4、1.对于igbt扩散抛光衬底材料背面超深扩散深度要求的目的，是为了增加硅片厚度以保证igbt生产时硅片不易碎裂。但超深扩散深度对于衬底材料的制造意味着更加复杂的工艺流程，对扩散设备的高温上限和长时间高温的要求，同时大的扩散深度使得n+扩散杂质在硅片内垂直方向的分布较难取得理想的浓度梯度。即提高了工艺难度、对设备的要求、更多的时间及能源浪费，
5、2.需要高精度减薄设备将晶圆从背面减薄至指定厚度，表面平坦度小于3um，同时保留硅片边缘约5mm区域原始厚度。机械减薄完成后，需对表面进行化学抛光去除表面缺陷。工艺对设备要求极高，设备昂贵，一台设备成本往往需要几百万美元；
6、3.需使用离子注入方加快速退火方式在减薄后的晶圆背面进行掺杂，因晶圆正面工艺已经完成，形成的n/p+层深度受限，从而使得电流密度受限，工艺过程中超薄片在掺杂及退火应力下易碎裂；
7、4.金属蒸镀前需对粒子轰击去除晶圆背面表面氧化层，会降低p+层厚度；
8、5.超薄片的背面金属蒸镀前清洗及蒸镀过程中金属与硅片间的应力同样容易造成晶圆碎裂。
技术实现思路
1、为解决上述
技术介绍
中提到的至少一个问题，本专利技术的目的在于，提供一种用于igbt器件制造的三维半导体衬底晶圆及其制备方法。
2、本专利技术通过如下技术方案实现：
3、一种用于igbt器件制造的三维半导体衬底晶圆，包括：
4、半导体衬底晶圆，所述半导体衬底晶圆的背面设有若干个阵列分布的凹槽；
5、第一导通层与场基层，所述第一导通层与场基层铺设于所述半导体衬底晶圆的背面，所述第一导通层与场基层设于每个所述凹槽的底表面的内侧；
6、第二导通层，所述第二导通层设于所述半导体衬底晶圆未设有所述凹槽的背凸面，所述第二导通层与所述第一导通层与场基层的表面连接；
7、集电层，所述集电层设于每个所述凹槽的表面，所述集电层均与所述第一导通层与场基层的表面连接，所述集电层均与所述第二导通层连接；
8、保护层，所述保护层设于所述第二导通层和每个所述集电层的表面；
9、其中，所述凹槽由多个阵列分布深入所述半导体衬底晶圆内部的掺杂体组成，所述第一导通层与场基层、所述第二导通层、所述集电层和所述保护层均深入所述半导体衬底晶圆的内部。
10、可选的，所述半导体衬底晶圆为n-型半导体衬底晶圆，所述第一导通层与场基层为n型导通层与场基层，所述第二导通层为n+型导通层，所述集电层为p+型集电层。
11、可选的，所述半导体衬底晶圆为p-型半导体衬底晶圆，所述第一导通层与场基层为p型导通层与场基层，所述第二导通层为p+型导通层，所述集电层为n+型集电层。
12、可选的，所述第二导通层的底面和所述集电层的底面位于同一平面上。
13、可选的，所述半导体衬底晶圆为圆形薄片状。
14、可选的，所述掺杂体为锥型或柱型，所述掺杂体在纵向深度呈现出高浓度梯度分布。
15、可选的，所述凹槽为锥型或柱型或棱型。
16、可选的，所述半导体衬底晶圆的背面为集电极，兼容穿通结构与截止结构。
17、可选的，所述保护层为sio2层或多晶硅层或sio2层与多晶硅层的组合层。
18、一种制备方法，用于制备如上述任一项实施例提供的用于igbt器件制造的三维半导体衬底晶圆，包括：
19、s1：形成所述半导体衬底晶圆；
20、s2：在所述半导体衬底晶圆的背面扩散掺杂形成所述第一导通层与场基层；
21、s3：在所述半导体衬底晶圆的背面高温扩散掺杂形成所述第二导通层；
22、s4：在所述半导体衬底晶圆的背面制作阵列分布的若干个所述凹槽；
23、s5：在所述凹槽的表面扩散形成所述集电层；
24、s6：在所述半导体衬底晶圆背面生长或沉积所述保护层。
25、本专利技术的有益效果是：本专利技术的用于igbt器件制造的三维半导体衬底晶圆及其制备方法，解决现有技术中扩散杂质在硅片内垂直方向的分布较难取得理想的浓度梯度、设备昂贵、超薄片在掺杂及退火应力下易碎裂等技术问题，实现有益效果：该用于igbt器件制造的三维半导体衬底晶圆在衬底材料制造阶段完成igbt的背面n/p+的制作，还同样适用于igct芯片生产，通过所述第二导通层来增加芯片厚度，并以控制所述第二导通层在纵向深度呈现出不同的高浓度梯度来控制所述第一导通层与场基层与所述半导体衬底晶圆的高浓度梯度，形成吸杂中心且具有不可逆性，能大幅降低芯片内部的缺陷密度，提升芯片的抗烧毁能力，同时采用共集电极结构，兼容了穿通结构与截止结构的设计理念，使芯片具有更优良的伏安特性，达到降低igbt芯片制造难度、缩短制造流程、降低生产成本的目的。该用于igbt器件制造的三维半导体衬底晶圆的制备方法在igbt芯片制作时无需taick工艺，并使得vdmos芯片生产线兼容igbt芯片制作，降低了igbt芯片制造工艺难度、工艺设备要求、生产成本，提高了产能及衬底材料性能。
本文档来自技高网...【技术保护点】
1.一种用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，包括：
2.根据权利要求1所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，所述半导体衬底晶圆为N-型半导体衬底晶圆，所述第一导通层与场基层为N型导通层与场基层，所述第二导通层为N+型导通层，所述集电层为P+型集电层。
3.根据权利要求1所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，所述半导体衬底晶圆为P-型半导体衬底晶圆，所述第一导通层与场基层为P型导通层与场基层，所述第二导通层为P+型导通层，所述集电层为N+型集电层。
4.根据权利要求1所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，所述第二导通层的底面和所述集电层的底面位于同一平面上。
5.根据权利要求1所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，所述半导体衬底晶圆为圆形薄片状。
6.根据权利要求1所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，所述掺杂体为锥型或柱型，所述掺杂体在纵向深度呈现出高浓度梯度分布。
7.根据权利要求
8.根据权利要求1所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，所述半导体衬底晶圆的背面为集电极，兼容穿通结构与截止结构。
9.根据权利要求1所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，所述保护层为SiO2层或多晶硅层或SiO2层与多晶硅层的组合层。
10.一种制备方法，用于制备如权利要求1-9任一项所述的用于IGBT器件制造的三维半导体衬底晶圆，其特征在于，包括：
...【技术特征摘要】
1.一种用于igbt器件制造的三维半导体衬底晶圆，其特征在于，包括：
2.根据权利要求1所述的用于igbt器件制造的三维半导体衬底晶圆，其特征在于，所述半导体衬底晶圆为n-型半导体衬底晶圆，所述第一导通层与场基层为n型导通层与场基层，所述第二导通层为n+型导通层，所述集电层为p+型集电层。
3.根据权利要求1所述的用于igbt器件制造的三维半导体衬底晶圆，其特征在于，所述半导体衬底晶圆为p-型半导体衬底晶圆，所述第一导通层与场基层为p型导通层与场基层，所述第二导通层为p+型导通层，所述集电层为n+型集电层。
4.根据权利要求1所述的用于igbt器件制造的三维半导体衬底晶圆，其特征在于，所述第二导通层的底面和所述集电层的底面位于同一平面上。
5.根据权利要求1所述的用于igbt器件制造的三维半导体衬底晶圆...
【专利技术属性】
技术研发人员：周涛，张志林，张现磊，李立谦，
申请(专利权)人：洛阳鸿泰半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。