【技术实现步骤摘要】
本申请涉及但不限于芯片测试，尤其涉及一种基于超算芯片的芯片测试方法、装置、设备、介质。
技术介绍
1、在芯片制造过程中，除了可能会有在芯片生产过程中引入芯片的功能缺陷外，由于芯片先进工艺的生产过程中的偏差，导致芯片间的性能存在一定的差异，芯片间的性能差异在先进工艺上体现的更加明显。为了确保芯片性能一致性，在芯片出产前，通过有效的方法将由于生产制造过程中有制造的缺陷芯片筛选出来。传统的芯片性能测试方法是传统的机台dft测试，芯片性能测试需要三个独立测试平台分别完成，从而导致传统的测试方法，需要生产制造多个测试平台，在测试过程中，需要投入更多的人力去维护不同的量产测试平台，而且由于是不同的测试平台对芯片进行测试，导致芯片在这三种平台上共同的设置与测试部分重复测试，从而导致测试时间较多，芯片性能测试效率较低。
技术实现思路
1、本申请实施例提供了一种基于超算芯片的芯片测试方法、装置、设备、介质，能够提升芯片性能的测试效率。
2、第一方面，本申请实施例提供了一种超算芯片测试装置，包括：
3、信号产生器；
4、芯片连接模块，所述芯片连接模块用于连接待测超算芯片，所述待测超算芯片通过所述芯片连接模块与所述信号产生器相连接；
5、fpga模块，所述fpga模块通过所述芯片连接模块与所述待测超算芯片相连接；
6、测试机台模块，所述测试机台模块与所述fpga模块电连接，并且所述测试机台模块通过所述芯片连接模块与所述待测超算芯片相连接；>
7、pad mux模块，其中，所述pad mux模块包括第一输出端、第一输入端、第二输入端和信号源选择端，所述第一输入端与所述fpga模块电连接，所述测试机台模块分别与所述第二输入端和所述信号源选择端电连接，所述pad mux模块为二选一多路复用器；
8、其中，所述待测超算芯片包括：
9、adc模块，所述adc模块通过所述芯片连接模块与所述信号产生器相连接；
10、serdes接口，所述serdes接口通过所述芯片连接模块与所述fpga模块相连接；
11、功能集成模块，所述功能集成模块包括第三输入端和第二输出端，所述第三输入端通过所述芯片连接模块与所述第一输出端电连接，所述第二输出端通过所述芯片连接模块分别与所述fpga模块和所述测试机台模块电连接；
12、asic算法处理模块，所述asic算法处理模块分别与所述adc模块、所述serdes接口和所述功能集成模块电连接，所述asic算法处理模块内置有超算算法模块和寄存器。
13、在一些实施例中，所述功能集成模块至少集成有8线spi接口、配置寄存器和内存模块。
14、在一些实施例中，所述芯片连接模块的数量至少有两个。
15、第二方面，本申请实施例提供了一种基于超算芯片的芯片测试方法，该方法应用于第一方面任意一项实施例的超算芯片测试装置，所述方法包括：
16、所述测试机台模块向所述信号源选择端发送第一选择信号，所述pad mux模块将所述测试机台模块确定为目标信号源；
17、所述测试机台模块通过所述pad mux模块的所述第二输入端向所述功能集成模块输入第一测试信号，触发所述待测超算芯片对所述功能集成模块进行dft测试，所述功能集成模块生成第一测试结果至所述测试机台模块；
18、当所述测试机台模块基于所述第一测试结果确定所述功能集成模块dft测试通过，所述测试机台模块向所述信号源选择端发送第二选择信号，所述pad mux模块将所述fpga模块确定为目标信号源；
19、所述fpga模块通过所述pad mux模块的所述第一输入端向所述功能集成模块输入第二测试信号，所述功能集成模块基于所述第二测试信号完成性能测试，所述功能集成模块生成第二测试结果至所述测试机台模块；
20、所述fpga模块对所述asic算法处理模块的寄存器进行数据读写性能测试，得到第三测试结果，并对所述超算算法模块进行算法性能测试，得到第四测试结果，所述fpga模块将所述第三测试结果和所述第四测试结果发送至所述测试机台模块；
21、所述信号产生器产生模拟待测信号，并将所述模拟待测信号发送至所述adc模块，以使所述adc模块基于所述模拟待测信号进行adc测样，得到adc数据，并将所述adc数据输入至所述fpga模块；
22、所述fpga模块基于所述adc数据进行adc模块性能测试，得到第五测试结果，所述fpga模块将所述第五测试结果发送至所述测试机台模块；
23、所述fpga模块对所述serdes接口进行数据包传输性能测试，得到第六测试结果，并将所述第六测试结果发送至所述测试机台模块；
24、所述测试机台模块根据所述第一测试结果、所述第二测试结果、所述第三测试结果、所述第四测试结果、所述第五测试结果和第六测试结果生成目标芯片测试结果。
25、在一些实施例中，所述fpga模块基于所述adc数据进行adc模块性能测试，得到第一测试结果，包括：
26、所述fpga模块对所述adc数据进行fft计算，得到所述adc数据的信噪比；
27、基于所述adc数据的信噪比和预设规则确定所述adc模块的性能指标；
28、将所述adc模块的性能指标确定为所述第一测试结果。
29、在一些实施例中，所述第四测试结果包括第一结果和第二结果，所述fpga模块对所述超算算法模块进行算法性能测试，得到第四测试结果，包括：
30、所述fpga模块对所述超算算法模块进行算法性能测试，得到所述第一结果；
31、当所述第一结果表征算法性能测试通过，基于预设电压调整值多次调整所述待测超算芯片的工作电压值，并且每次调整后，所述fpga模块对所述超算算法模块进行算法性能测试，得到所述第二结果，并且在所述第二结果表征算法性能测试不通过的情况下，所述fpga模块停止对所述超算算法模块进行算法性能测试。
32、第三方面，本申请实施例提供了一种控制装置，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如第一方面所述的基于超算芯片的芯片测试方法。
33、第四方面，本申请实施例还提供了一种电子设备，包括第三方面实施例的控制装置。
34、第五方面，本申请实施例还提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如第一方面所述的基于超算芯片的芯片测试方法。
35、本申请实施例提供了一种基于超算芯片的芯片测试方法、装置、设备、介质，装置包括：信号产生器；芯片连接模块，所述芯片连接模块用于连接待测超算芯片，所述待测超算芯片通过所述芯片连接模块与所述信号产生器相连接；fpga模块，所本文档来自技高网...
【技术保护点】
1.一种超算芯片测试装置，其特征在于，包括：
2.根据权利要求1所述的超算芯片测试装置，其特征在于，所述功能集成模块至少集成有8线SPI接口、配置寄存器和内存模块。
3.根据权利要求1所述的超算芯片测试装置，其特征在于，所述芯片连接模块的数量至少有两个。
4.一种基于超算芯片的芯片测试方法，其特征在于，应用于权利要求1至3任意一项所述的超算芯片测试装置，所述方法包括：
5.根据权利要求4所述的基于超算芯片的芯片测试方法，其特征在于，所述FPGA模块基于所述ADC数据进行ADC模块性能测试，得到第一测试结果，包括：
6.根据权利要求4所述的基于超算芯片的芯片测试方法，其特征在于，所述第四测试结果至少包括第一结果和第二结果，所述FPGA模块对所述超算算法模块进行算法性能测试，得到第四测试结果，包括：
7.一种控制装置，其特征在于，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理
8.一种电子设备，其特征在于，包括权利要求7所述的控制装置。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求4至6中任意一项所述的基于超算芯片的芯片测试方法。
...【技术特征摘要】
1.一种超算芯片测试装置，其特征在于，包括：
2.根据权利要求1所述的超算芯片测试装置，其特征在于，所述功能集成模块至少集成有8线spi接口、配置寄存器和内存模块。
3.根据权利要求1所述的超算芯片测试装置，其特征在于，所述芯片连接模块的数量至少有两个。
4.一种基于超算芯片的芯片测试方法，其特征在于，应用于权利要求1至3任意一项所述的超算芯片测试装置，所述方法包括：
5.根据权利要求4所述的基于超算芯片的芯片测试方法，其特征在于，所述fpga模块基于所述adc数据进行adc模块性能测试，得到第一测试结果，包括：
6.根据权利要求4所述的基于超算芯片的芯片测试方法，其特征在于，所述第四测试结果至少包...
【专利技术属性】
技术研发人员：张慧，罗俊，刘文冬，周春元，高伟，
申请(专利权)人：珠海微度芯创科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。