显示装置制造方法及图纸

提供一种显示装置，在串联设置了多个在光源侧具有栅电极膜的ＴＦＴ时，能够抑制光泄漏电流的产生，且还能抑制电容增加。为此，通过针对有多个的ＴＦＴ的至少一部分，使半导体膜与栅电极膜相对置的面积相对于沟道区的相对面积不同，提供抑制光泄漏电流的产生，且抑制电容增加的结构的平面显示器。

【技术实现步骤摘要】

本专利技术涉及显示装置，尤其涉及用薄膜晶体管(以下称为TFT)进行像素的显示控 制的显示装置中的显示品质的提高。
技术介绍
在液晶显示装置等的显示装置中用TFT等进行各像素的显示控制。作为TFT，已知 有栅电极膜比半导体膜更靠近光源侧的底栅结构。在从背光源等光源向具有该结构的TFT 照射光时，栅电极自身用作针对于对置的半导体膜的遮光掩模。 如果向半导体膜照射光，则产生空穴电子对，但其产生的程度(尤其在使用了多 晶硅的TFT的场合)随着载流子浓度增大而显著降低。因此，与其它区域相比，由沟道区及 其附近的PN结部构成的耗尽层更容易产生空穴电子对，如果对置的栅电极不能对这些区 域充分地遮光，就会产生空穴电子对，由此成为光泄漏电流，截止电流增加。 〈专利文献1>日本特开2002-57339号公报 TFT中的使用了多晶硅的TFT，存在截止电流比较大的问题，为了减小该截止电 流，使用例如串联设置了多个TFT的多栅结构。 在光源侧具有栅电极膜的TFT成为多栅结构时，在该半导体膜上隔着添加了预定 杂质的区域串联设置多个沟道区。 此时，各沟道区及其附近不能被栅电极充分地遮光时，如果照射光，就会产生空穴 电子对，产生光泄漏电流。因此，在各TFT中都同样地采用这样的结构时，光泄漏电流得不 到抑制。 另外，已知在上述多个沟道区分别具有的两端中的离视频信号线侧或像素电极侧 最近的端附近产生空穴电子对时，容易产生光泄漏电流。 这是因为，可以认为，多数情况下，在离视频信号线侧或像素电极侧中的保持高电 位的一侧最近的端附近，与其它沟道区端相比，成为更强的电场，多数情况下，在该端附近 产生的空穴电子对被该强电场分离成空穴和电子，光泄漏电流增加。 另一方面，各沟道区及其附近被栅电极充分遮光时，虽然抑制了光泄漏电流，但半 导体膜与栅电极膜的对置面积增加，由此寄生电容增加。在各TFT中都同样地采用这样的 结构时，电容也会与TFT的个数相应地进一步增加。 在使栅电压截止、保持像素电压时，由于寄生电容增加，所以加剧了像素电压的降 低，产生显示不良的新的原因。
技术实现思路
本专利技术的目的在于提供在串联设置了多个在光源侧具有栅电极膜的TFT时，能够 抑制光泄漏电流的产生，且还能抑制电容增加的显示装置。 (1).根据本专利技术的显示装置，其特征在于包含在视频信号线和像素电极之间， 隔着添加了预定的杂质的杂质添加区，串联地设置有至少包含第一沟道区和第二沟道区的多个沟道区的半导体膜；在上述半导体膜的一侧配置的产生光的光源；以及在上述半导体膜与上述光源之间设置的栅电极膜，该栅电极膜包含与上述半导体膜对置的区域中的、该第一沟道区和该第二沟道区在上述光源侧分别扩展的第一栅区和第二栅区；该第一栅区相对于该第一沟道区的相对面积与该第二栅区相对于该第二沟道区的相对面积不同。(2).进而，也可以是，在上述显示装置中，上述杂质添加区中的与上述第一沟道区或上述第二沟道区邻接的区域中的至少一个，是以比其外部低的浓度添加了上述预定的杂质或添加了与其不同的杂质的低浓度区。 (3).进而，也可以是，在上述显示装置中，上述第一栅区的面积比上述第一沟道区 的面积宽。 (4).进而，也可以是，在上述显示装置中，上述第二沟道区的面积(在上述第二沟 道区与上述低浓度区邻接时为把邻接的该低浓度区的面积与上述第二沟道区的面积相加 得到的面积)比上述第二栅区的面积宽。 (5).进而，也可以是，在上述显示装置中，上述杂质添加区中的与上述第一沟道区 和上述第二沟道区的两端邻接的区域是上述低浓度区。 (6).进而，也可以是，在上述显示装置中，上述第一沟道区位于上述多个沟道区中 最靠近像素电极侧。 (7).进而，也可以是，在上述显示装置中，除上述第一沟道区以外的上述多个沟道 区各自的面积(在除上述第一沟道区以外的上述多个沟道区各自与上述低浓度区邻接时 为把邻接的该低浓度区的面积与该沟道区各自的面积相加得到的面积)比上述栅电极膜 中的与该沟道区各自对置的区域的面积宽。 (8).进而，也可以是，在上述显示装置中，通过使上述栅电极膜为带状，具有其带 宽增减的形状，第一栅区相对于第一沟道区的相对面积与第二栅区相对于第二沟道区的相 对面积不同。 (9).另外，根据本专利技术的显示装置，其特征在于包含在视频信号线和像素电极 之间，隔着添加了预定的杂质的杂质区，串联地设置有多个沟道区的、含有带状的形状部分 的半导体膜；在上述半导体膜的一侧配置的产生光的光源；以及在上述半导体膜与上述光 源之间设置的栅电极膜，该栅电极膜包含上述多个沟道区的、在上述光源侧与上述半导体 膜分别对置地扩展的多个栅区；与上述多个沟道区分别具有的沟道端中的、分别位于最靠 近上述视频信号线侧和上述像素电极侧的第一沟道端和第二沟道端相比，上述多个栅区分 别具有的栅端中的、分别位于最靠近上述视频信号线侧和上述像素电极侧的第一栅端和第 二栅端，更靠近上述视频信号线侧和上述像素电极侧；而且，在上述多个沟道区具有的沟道 端中的、除上述第一和上述第二沟道端以外的至少一个沟道端中，在比上述第一和上述第 二沟道端分别离最近栅端的距离短的距离处，形成栅端。 (10).进而，也可以是，在上述(9)所述的显示装置中，上述杂质区中的与上述第 一沟道端和上述第二沟道端邻接的区域是以比其外部低的浓度添加了上述预定的杂质或 与其不同的杂质的低浓度区。 (11).进而，也可以是，在上述(9)所述的显示装置中，上述杂质区中的与上述多 个沟道区分别相接的区域全部都是以比其外部低的浓度添加了上述预定的杂质或与其不 同的杂质的低浓度区。 (12).进而，也可以是，在上述(9) (11)中任一项所述的显示装置中，在除上述第一和上述第二沟道端以外的至少一个沟道端与上述低浓度区相接时，最近的栅端位于上述低浓度区的上述杂质区侧的端的内侧。 (13).进而，也可以是，在上述(9) (11)中任一项所述的显示装置中，在除上述第一和上述第二沟道端以外的所有沟道端与上述低浓度区相接时，最近的栅端位于上述低浓度区的上述杂质区侧的端的内侧。 (14).进而，也可以是，在上述(9)所述的显示装置中，上述栅电极膜为带状，具有其带宽增减的形状。 根据本专利技术，通过针对有多个的TFT的至少一部分，使半导体膜与栅电极膜相对置的面积相对于沟道区的相对面积不同，提供抑制光泄漏电流的产生，且抑制电容增加的结构的显示装置。 S卩，如果在至少一个位置处被遮光，则可以抑制光泄漏电流。因此，即使在其它位置遮光的程度比它低，产生了成为光泄漏电流的原因的空穴电子对，也能通过串联地设置来抑制在像素电极与视频信号线之间流过的光泄漏电流。而且，由于在其它位置可以抑制电容增加，所以利用TFT所具有的电容可以抑制像素电压的降低造成的显示不良。 另外，根据本专利技术，提供如下结构的显示装置，与其它位置相比成为强电场的情形多，通过使位于多个沟道区的最外侧的端附近成为遮光程度高的结构，抑制光泄漏电流，且在其它位置的沟道端附近，抑制电容增加。 S卩，由于在认为容易产生光泄漏电流的上述位于最外侧的端附近，抑制了空穴电子对的产生、抑制了光泄漏电流，所以即使在其它位置具有遮光程度比它低的结构，产生空穴电子对，也能通过串联地设置来抑制在视频信号线与像素电极之本文档来自技高网...

【技术保护点】
一种显示装置，其特征在于包含：在视频信号线和像素电极之间，隔着添加了预定的杂质的杂质添加区，串联地设置有至少包含第一沟道区和第二沟道区的多个沟道区的半导体膜；在上述半导体膜的一侧配置的产生光的光源；以及在上述半导体膜与上述光源之间设置的栅电极膜，该栅电极膜包含与上述半导体膜对置的区域中的、该第一沟道区和该第二沟道区的在上述光源侧分别扩展的第一栅区和第二栅区；该第一栅区相对于该第一沟道区的相对面积与该第二栅区相对于该第二沟道区的相对面积不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：野田刚史，宫沢敏夫，海东拓生，阿部裕行，
申请(专利权)人：株式会社日立显示器，
类型：发明
国别省市：JP[日本]