用于在物理验证期间管理违例和错误分类的方法和设备技术

本发明专利技术的实施例提供用于在物理验证期间管理违例和错误分类的方法和设备。该系统可以通过对布图应用一组设计规则检查（ＤＲＣ）规则来识别ＤＲＣ违例。系统可以从用户接收错误分类，其中错误分类规定如何处理ＤＲＣ违例。接着，系统可以将ＤＲＣ违例、用户选择的错误分类、以及与用户关联的用户标识符存储在数据库中。如果没有授权用户来批准该错误分类，则数据库可以指示未批准该错误分类。稍后，被授权批准错误分类的用户可以批准错误分类。系统可以确定一个单元是否已知，并且如果该单元已知，则系统可以使用存储在数据库中的违例和错误分类来加速验证过程。

【技术实现步骤摘要】

本公开一般地涉及电子设计自动化。更具体地，本公开涉及用于在物理验证期间 管理违例(violation)和错误分类的方法和设备。
技术介绍
通过用于验证电路设计的复杂验证工具，计算设计中的快速发展已经变得可能。 事实上，没有这些工具，几乎不太可能对当前的计算设备中常用的复杂集成电路进行验证。 为了减小设计时间，通常期望在设计流程中尽可能早地精确识别出错误。如果在 较晚的阶段识别出错误，则其可以显著增加设计时间，因为将很有可能不得不为了调试设 计而重复设计流程中的多个阶段。 物理验证是设计流程中的一个重要阶段。在该阶段中，可以检查电路以确保制作、 电气问题、光刻问题等的正确性。物理验证工具通常识别布图中可能导致制作问题的位置。 电路设计师使用该信息来修改布图，从而当电路被流片(taped-out)时，该电路在制作方 面没有问题。 遗憾的是，传统的物理验证工具使得很难将真正的错误与有意的违例进行分离， 尤其当工具产生大量违例时，更是如此。结果是，在常规技术中，甚至在电路通过了物理验 证阶段之后，电路可能仍有制作问题。
技术实现思路
本专利技术的一些实施方式提供用于在物理验证期间管理违例和错误分类的系统和 技术。具体地， 一些实施方式显著地增加了在物理验证阶段期间捕捉所有错误的概率。 在操作期间，系统可以通过对布图应用一组设计规则检查(DRC)规则来识别DRC 违例。接着，系统可以向用户呈现DRC违例。具体地，系统可以使用图形用户接口 (GUI)来 向用户显示违例。系统接着可以从用户接收错误分类，其中错误分类规定如何处理DRC违 例。具体地，错误分类可以指示DRC违例是否要被放弃、观察等。使用下拉菜单或选中复选 框，用户可以选择用于DRC违例的错误分类。注意用户可能被授权也可能未被授权批准错 误分类。 接着，系统可以将DRC违例、用户选择的错误分类以及与用户相关联的用户标识符存储在数据库中。数据库可以将DRC违例与错误分类和用户标识符相关联。进一步，如果用户未被授权批准错误分类，则数据库可以指示该错误分类还未被批准。 在一些实施方式中，如果该错误分类还没有被批准，则系统向已被授权批准错误分类的用户呈现DRC违例、错误分类和用户标识符。接着，系统可以从已被授权批准错误分类的用户接收表明用户批准所述错误分类的输入。系统接着可以修改数据库，从而数据库指示错误分类已经被批准。 在一些实施方式中，系统可以使用数据库来确定与DRC违例相关联的错误分类。 具体地，系统通过对布图应用该组DRC违例可以识别另一个DRC违例。接着，系统可以基于5该DRC违例在数据库中查找错误分类。 注意，在数据库中查找错误分类涉及将给定的DRC违例与数据库存储的DRC违例 进行比较。具体地，如果(1)违例的标识符匹配，(2)与违例相关联的单元名称匹配，以及 (3)与违例相关联的形状匹配(注意，形状可以包括一个或多个多边形)，系统可以确定两 个DRC违例彼此匹配。 在根据相关联的错误分类处理DRC违例前，系统可以确定错误分类是否已经被批 准。如果错误分类已经被批准，则系统可以根据错误分类处理DRC违例。另一方面，如果错 误分类没有被批准，则系统可以以默认方式处理DRC违例。 在一些实施方式中，系统可以使用户基于错误分类来生成报告。具体地，在一些实 施方式中，系统可以生成报告，该报告标识与还未被批准的错误分类相关联的DRC违例。 在一些实施方式中，系统通过将DRC违例和错误分类与单元相关联，可以加速将 一组DRC规则应用到布图的过程。具体地，系统可以接收布图中的单元，该单元需要使用一 组DRC规则来验证。接着，系统可以查找数据库中的单元以确定单元是否与DRC违例和错 误分类相关联。如果查找操作成功，则系统接着可以使用存储的DRC违例和错误分类而不 是对单元应用该组DRC规则。 注意，在数据库中查找单元可以涉及确定一个单元是否匹配另一个单元。如果第 一单元中的每条边在第二单元中具有相应的边，则两个单元被认为是彼此匹配。在一些实 施方式中，通过试图将第一单元中的每条边与第二单元中的边匹配，系统可以匹配两个单 元。可替换地，系统通过比较它们的校验和来确定两个单元是否彼此匹配。具体地，通过对 与单元相关联的数据应用校验和函数，系统可以计算单元的校验和。接着，系统可以比较 两个单元的校验和以确定两个单元是否彼此匹配。例如，系统可以将单元名称、单元的校验 和、与单元相关联的DRC违例、以及与DRC违例相关联的错误分类存储在数据库中。接着， 当系统想确定给定的单元是否存在于数据库中时，系统可以使用单元名称和/或单元的校 验和作为关键字(key)来查找与单元相关联的违例和错误分类。附图说明 图1图示出根据本专利技术的一个实施方式的集成电路的设计和制造中的各个阶段； 图2图示出根据本专利技术的一个实施方式的设计规则中常用的参数； 图3示出图示出根据本专利技术的一个实施方式的用于存储错误分类的过程的流程 图； 图4示出图示出根据本专利技术的一个实施方式的用于批准错误分类的过程的流程图； 图5示出图示出根据本专利技术的一个实施方式的用于将存储的错误分类应用于违 例的过程的流程图； 图6示出图示出根据本专利技术的一个实施方式的用于基于单元匹配来应用存储的 错误分类的过程的流程图； 图7图示出根据本专利技术的一个实施方式的计算机系统。 具体实施例方式提供下面的描述以使得本领域任何技术人员能够实现和使用本专利技术，并且是在特定的应用和其要求的环境下提供该描述。对于本领域技术人员来说，对公开的实施方式的 各种修改将是容易明白的，并且在这里所限定的通用原理可以应用于其他的实施方式和应 用而不会偏离本专利技术的精神和范围。因此，本专利技术不限于这里所示出的实施方式，而是与这 里所公开的原理和特征一致的最宽范围相应。 集成电路(IC)设计流程 图1示出根据本专利技术的一个实施方式的集成电路的设计和制造中的各个阶段。 该过程可以开始于产品构思(步骤100)，其可以使用利用EDA过程(步骤110)设 计的集成电路来实现。在集成电路被流片后，(事件140)，其可以经历制造过程(步骤150) 以及封装和组装过程(步骤160)以生产出芯片170。 EDA过程(步骤110)包括步骤112-130，在下面仅为了示例性的目的而非对本发 明的限制而对其进行描述。具体地，这些步骤可能以不同于下面描述的顺序的顺序来执行。 在系统设计期间(步骤112)，电路设计师描述他们想实现的功能性。他们可以执 行假设规划以改善功能性，检查成本等。硬件-软件架构划分可以发生在该阶段。可以在 该阶段使用的来自Synopsys公司的示例性EDA软件产品包括Model Architect、Saber 、SystemStudio和DesigrfWare⑧产品。 在逻辑设计和功能验证期间(步骤114)，编写用于该系统中的模块的VHDL或 Verilog代码并且检查设计的功能性精确性，例如，检查设计以确保其产生正确的输出。可以在该步骤使用的来自Synopsys公司的示例性EDA软件产品包括VCS⑧、Vera 、 Design Ware 、 Magel lanTM、Formality 、 esp和Leda⑧产品。 在综合和针对测试的本文档来自技高网...

【技术保护点】
一种用于在物理验证期间管理违例的计算机执行的方法，该方法包括：通过对布图应用一组设计规则检查ＤＲＣ规则来识别第一ＤＲＣ违例；向第一用户呈现第一ＤＲＣ违例；从所述第一用户接收第一错误分类，其中所述第一错误分类规定如何处理第一ＤＲＣ违例，并且其中所述第一用户未被授权批准错误分类；在数据库中存储所述第一ＤＲＣ违例、所述第一错误分类和与所述第一用户相关联的用户标识符，其中所述数据库将所述第一ＤＲＣ违例与所述第一错误分类和所述用户标识符相关联，并且其中所述数据库指示所述第一错误分类未被批准。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：K布雷尔斯弗德，K拉斯特，WC杜恩，JR普尔耶尔，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]