【技术实现步骤摘要】
本公开涉及显示，尤其涉及一种移位寄存器及其驱动方法、栅驱动电路和显示装置。
技术介绍
1、在显示面板中，显示区设置有多行像素，显示区的至少一侧设置有栅驱动电路(goa电路)，栅驱动电路向显示区逐行提供用于驱动的栅信号。栅驱动电路包括多个级联的移位寄存器，移位寄存器的输出端与一行像素的栅线连接，向栅线提供栅信号。
2、相关技术中，移位寄存器通常包括多个薄膜晶体管，移位寄存器设置在边框区，占用一定的面积。随着显示技术的发展，显示面板的局部刷新开始使用cmos电路。用于实现局部刷新的控制单元通常设置在边框区。现有技术中，移位寄存器中的薄膜晶体管数量较多，导致goa电路在边框区占用面积较大。因此，在满足局部刷新的条件下，显示面板的边框宽度受到限制，不利于实现窄边框。
技术实现思路
1、本公开实施例提供一种移位寄存器及其驱动方法、栅驱动电路和显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
2、作为本公开实施例的第一个方面，本公开实施例提供一种移位寄存器，包括：
3、输入模块，分别与输入信号端、第一电源端和第一节点耦接，被配置为在输入信号端的控制下，向第一节点提供第一电源端的信号；
4、第一控制模块，分别与第一时钟信号端、第一节点和第三节点耦接，被配置为在第一时钟信号端的控制下，向第三节点提供第一节点的信号；
5、第一输出模块，分别与第三节点、第二电源端和输出端耦接，被配置为在第三节点的控制下，向输出端提供第二电源端的信号；
6、第二控制模块，分别与输入信号端、第二时钟信号端、第二电源端、第五节点耦接，第五节点与第二节点耦接，第五节点与第一节点或第三节点耦接，第二控制模块被配置为在输入信号端和第二时钟信号端的控制下，向第五节点提供第二电源端的信号，以向第三节点和第二节点提供第二电源端的信号；
7、第三控制模块，分别与输入信号端、第一电源端和第二节点耦接，被配置为在输入信号端的控制下，向第二节点提供第一电源端的信号；
8、第二输出模块，分别与第二节点、第一电源端和输出端耦接，被配置为在第二节点的控制下，向输出端提供第一电源端的信号。
9、在一个实施例中，在第五节点与第一节点耦接的情况下，移位寄存器还包括第一存储模块，第一存储模块的一端与第二电源端耦接，另一端与第一节点耦接，第一存储模块被配置为存储第一节点的信号。
10、在一个实施例中，在输入模块向第一节点提供第一电源端的信号的情况下，第二控制模块为关断状态，使得第五节点与第二电源端断开。
11、在一个实施例中，第二控制模块包括第一子模块和第二子模块，第一子模块分别与第一控制端、第二电源端和第四节点耦接，被配置为在第一控制端的控制下向第四节点提供第二电源端的信号；第二子模块分别与第二控制端、第四节点和第五节点耦接，被配置为在第二控制端提供有效电平信号的情况下，使得第四节点与第五节点导通，其中，第一控制端和第二控制端中的一个为输入信号端，另一个为第二时钟信号端。
12、在一个实施例中，包括以下中的至少一项：
13、输入模块包括第一晶体管，第一晶体管的栅极与输入信号端耦接，第一晶体管的第一极和第二极分别与第一电源端和第一节点耦接；
14、第一控制模块包括第二晶体管，第二晶体管的栅极与第一时钟信号端耦接，第二晶体管的第一极和第二极分别与第一节点和第三节点耦接；
15、第二控制模块包括第一子模块和第二子模块，第一子模块包括第三晶体管，第三晶体管的栅极与输入信号端和第二时钟信号端中的一个耦接，第三晶体管的第一极和第二极分别与第二电源端和第四节点耦接；第二子模块包括第四晶体管，第四晶体管的栅极与输入信号端和第二时钟信号端中的另一个耦接，第四晶体管的第一极和第二极分别与第四节点和第五节点耦接；
16、第三控制模块包括第五晶体管，第五晶体管的栅极与输入信号端耦接，第五晶体管的第一极和第二极分别与第一电源端和第二节点耦接；
17、第一输出模块包括第六晶体管和第二电容，第六晶体管的栅极与第三节点耦接，第六晶体管的第一极和第二极分别与第二电源端和输出端耦接，第二电容的两端分别与第二电源端和第三节点耦接；
18、第二输出模块包括第七晶体管，第七晶体管的栅极与第二节点耦接，第七晶体管的第一极和第二极分别与第一电源端和输出端耦接。
19、在一个实施例中，第一晶体管和第二控制模块中与输入信号端耦接的晶体管中的一个包括pmos，另一个包括nmos，第五晶体管与第一晶体管的类型相同。
20、在一个实施例中，第六晶体管和第七晶体管中的一个包括pmos，另一个包括nmos。
21、在一个实施例中，还包括第四控制模块，第四控制模块分别与输入信号端、第五节点和第二节点耦接，被配置为在输入信号端的控制下，向第二节点提供第五节点的信号。
22、在一个实施例中，第四控制模块包括第八晶体管，第八晶体管的栅极与输入信号端耦接，第八晶体管的第一极和第二极分别与第五节点和第二节点耦接。
23、在一个实施例中，第二控制模块包括第一子模块和第二子模块，第一子模块包括第三晶体管，第三晶体管的栅极与输入信号端耦接，第八晶体管与第三晶体管的类型相同。
24、在一个实施例中，第一时钟信号端和第二时钟信号端相同；或者，第一时钟信号端对第一控制模块的有效电平为低电平，第一电源端的信号为低电平，第一时钟信号端的低电平小于第一电源端的低电平。
25、作为本公开实施例的第二方面，本公开实施例提供一种移位寄存器的驱动方法，应用于本公开中的移位寄存器，方法包括：
26、向第一节点提供第一电源端的信号，向第三节点提供第一节点的信号，使得第一输出模块在第一电源端的信号控制下向输出端提供第二电源端的信号；向第二节点提供第一电源端的信号，使得第二输出模块在第一电源端的信号作用下关断；
27、向第五节点提供第二电源端的信号，向第三节点提供第五节点的信号，使得第一输出模块关断；向第二节点提供第五节点的信号，使得第二输出模块在第二电源端的信号控制下向输出端提供第一电源端的信号。
28、在一个实施例中，在向第五节点提供第二电源端的信号之前，方法还包括：第四控制模块在输入信号端的有效电平信号控制下，向第二节点提供第一节点的信号，使得第二输出模块维持关断。
29、作为本公开实施例的第三方面，本公开实施例提供一种栅驱动电路，包括多个级联的如本公开中的移位寄存器。
30、在一个实施例中，第一级移位寄存器的输入信号端与触发信号耦接，自第二级开始，每一级移位寄存器的输入信号端与前一级移位寄存器的输出端耦接；
31、奇数级移位寄存器中的第一时钟信号端和第二时钟信号端均与第一时钟脉冲信号耦接，偶数级移位寄存器中的第一时钟信号端和第二时钟信号端均与第二时钟脉冲信号耦接，第一时钟脉冲信号和第二时钟脉冲信号的信号状态本文档来自技高网...
【技术保护点】
1.一种移位寄存器，其特征在于，包括：
2.根据权利要求1所述的移位寄存器，其特征在于，在所述第五节点与所述第一节点耦接的情况下，所述移位寄存器还包括第一存储模块，所述第一存储模块的一端与所述第二电源端耦接，另一端与所述第一节点耦接，所述第一存储模块被配置为存储所述第一节点的信号。
3.根据权利要求1所述的移位寄存器，其特征在于，在所述输入模块向所述第一节点提供所述第一电源端的信号的情况下，所述第二控制模块为关断状态，使得所述第五节点与所述第二电源端断开。
4.根据权利要求1所述的移位寄存器，其特征在于，所述第二控制模块包括第一子模块和第二子模块，所述第一子模块分别与第一控制端、所述第二电源端和第四节点耦接，被配置为在所述第一控制端的控制下向所述第四节点提供所述第二电源端的信号；所述第二子模块分别与第二控制端、所述第四节点和所述第五节点耦接，被配置为在所述第二控制端提供有效电平信号的情况下，使得所述第四节点与所述第五节点导通，其中，所述第一控制端和所述第二控制端中的一个为所述输入信号端，另一个为所述第二时钟信号端。
5.根据权利要求
6.根据权利要求5所述的移位寄存器，其特征在于，所述第一晶体管和第二控制模块中与输入信号端耦接的晶体管中的一个包括PMOS，另一个包括NMOS，所述第五晶体管与所述第一晶体管的类型相同。
7.根据权利要求5所述的移位寄存器，其特征在于，所述第六晶体管和所述第七晶体管中的一个包括PMOS，另一个包括NMOS。
8.根据权利要求1-7中任一项所述的移位寄存器，其特征在于，还包括第四控制模块，所述第四控制模块分别与所述输入信号端、所述第五节点和所述第二节点耦接，被配置为在所述输入信号端的控制下，向所述第二节点提供所述第五节点的信号。
9.根据权利要求8所述的移位寄存器，其特征在于，所述第四控制模块包括第八晶体管，所述第八晶体管的栅极与输入信号端耦接，所述第八晶体管的第一极和第二极分别与所述第五节点和所述第二节点耦接。
10.根据权利要求9所述的移位寄存器，其特征在于，所述第二控制模块包括第一子模块和第二子模块，所述第一子模块包括第三晶体管，所述第三晶体管的栅极与所述输入信号端耦接，所述第八晶体管与所述第三晶体管的类型相同。
11.根据权利要求1所述的移位寄存器，其特征在于，所述第一时钟信号端和所述第二时钟信号端相同；或者，所述第一时钟信号端对所述第一控制模块的有效电平为低电平，所述第一电源端的信号为低电平，所述第一时钟信号端的低电平小于所述第一电源端的低电平。
12.一种移位寄存器的驱动方法，其特征在于，应用于权利要求1-11中任一项所述的移位寄存器，所述方法包括：
13.根据权利要求12所述的方法，其特征在于，在向所述第五节点提供所述第二电源端的信号之前，所述方法还包括：第四控制模块在所述输入信号端的有效电平信号控制下，向所述第二节点提供所述第一节点的信号，使得第二输出模块维持关断。
14.一种栅驱动电路，其特征在于，包括多个级联的如权利要求1-11中任一项所述的移位寄存器。
15.根据权利要求14所述的栅驱动电路，其特征在于，第一级移位寄存器的输入信号端与触发信号耦接，自第二级开始，每一级移位寄存器的输入信号端与前一级移位寄存器的输出端耦接；
16.一种显示装置，其特征在于，包括权利要求1-11中任一项所述的移位寄存器，或者，包括权利要求14-15中任一项所述的栅驱动电路。
...【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：
2.根据权利要求1所述的移位寄存器，其特征在于，在所述第五节点与所述第一节点耦接的情况下，所述移位寄存器还包括第一存储模块，所述第一存储模块的一端与所述第二电源端耦接，另一端与所述第一节点耦接，所述第一存储模块被配置为存储所述第一节点的信号。
3.根据权利要求1所述的移位寄存器，其特征在于，在所述输入模块向所述第一节点提供所述第一电源端的信号的情况下，所述第二控制模块为关断状态，使得所述第五节点与所述第二电源端断开。
4.根据权利要求1所述的移位寄存器，其特征在于，所述第二控制模块包括第一子模块和第二子模块，所述第一子模块分别与第一控制端、所述第二电源端和第四节点耦接，被配置为在所述第一控制端的控制下向所述第四节点提供所述第二电源端的信号；所述第二子模块分别与第二控制端、所述第四节点和所述第五节点耦接，被配置为在所述第二控制端提供有效电平信号的情况下，使得所述第四节点与所述第五节点导通，其中，所述第一控制端和所述第二控制端中的一个为所述输入信号端，另一个为所述第二时钟信号端。
5.根据权利要求1所述的移位寄存器，其特征在于，包括以下中的至少一项：
6.根据权利要求5所述的移位寄存器，其特征在于，所述第一晶体管和第二控制模块中与输入信号端耦接的晶体管中的一个包括pmos，另一个包括nmos，所述第五晶体管与所述第一晶体管的类型相同。
7.根据权利要求5所述的移位寄存器，其特征在于，所述第六晶体管和所述第七晶体管中的一个包括pmos，另一个包括nmos。
8.根据权利要求1-7中任一项所述的移位寄存器，其特征在于，还包括第四控制模块，所述第四控制模块分别与所述输入信号端、所述第五节点和所述第二节点耦接...
【专利技术属性】
技术研发人员：魏立恒，张毅，何帆，马宏伟，初志文，舒晓青，张跳梅，吴建鹏，王一丁，王远果，杨慧娟，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。