【技术实现步骤摘要】
本申请涉及半导体，涉及但不限于一种半导体结构及其制备方法。
技术介绍
1、垂直沟道阵列晶体管(vertical channel array transistor，vcat)因其集成度高，具有较高的存储密度而备受青睐。但随着半导体存储器技术的迅速发展，对vcat也提出了更高的要求，要求vcat能够在保证高集成度的同时，具有更好的电性能、更好的稳定性等等。因此，如何在器件尺寸不断缩小的大前提下，提升器件性能，仍是一个亟待解决的问题。
技术实现思路
1、有鉴于此，本申请实施例提供了一种半导体结构及其制备方法。
2、第一方面，本申请实施例提供了一种半导体结构，所述半导体结构包括：呈阵列排布的多个有源区，位于基底上；所述有源区沿垂直于所述有源区阵列的排布方向的第一方向延伸；栅极，位于一列所述有源区的一侧，且相邻的两个所述栅极位于相邻的两列所述有源区之间；第一隔离结构，位于相邻的两个所述栅极之间；第二隔离结构，至少覆盖所述第一隔离结构和相邻的两个所述栅极沿所述第一方向的任一端部；所述第二隔离结构用于隔离所述栅极和所述有源区。
3、在一些实施例中，所述第二隔离结构包括：第一子部，覆盖所述第一隔离结构和相邻的两个所述栅极沿所述第一方向的第一端；所述第一端为所述栅极靠近所述基底的一端；第二子部，覆盖所述第一隔离结构和相邻的两个所述栅极沿所述第一方向的第二端；所述第二端为所述栅极远离所述基底的一端。
4、在一些实施例中，所述半导体结构还包括：栅氧化层，位于所述有源区
5、在一些实施例中，所述第二隔离结构还包括：第三子部，覆盖所述栅极远离所述有源区的一侧面。
6、在一些实施例中，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；所述第一子部包括依次连接的第一隔离层、第二隔离层和第三隔离层；所述第二隔离层覆盖所述第一隔离结构和相邻的两个所述栅极的第一端；所述第一隔离层和所述第三隔离层分别覆盖相邻的两个所述栅氧化层未被所述栅极覆盖的侧壁；所述半导体结构还包括：第三隔离结构，位于所述第一隔离层、所述第二隔离层与所述第三隔离层围成的空间内。
7、在一些实施例中，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；所述第二子部包括依次连接的第四隔离层、第五隔离层和第六隔离层；所述第五隔离层覆盖所述第一隔离结构和相邻的两个所述栅极的第二端；所述第四隔离层和所述第六隔离层分别覆盖相邻的两个所述栅氧化层未被所述栅极覆盖的侧壁；所述半导体结构还包括：第四隔离结构，位于所述第四隔离层、所述第五隔离层和所述第六隔离层围成的空间内。
8、第二方面，本申请实施例提供了一种半导体结构的制备方法，所述方法包括：在基底上形成呈阵列排布的多个有源区，所述有源区沿垂直于所述有源区阵列的排布方向的第一方向延伸；在所述基底上形成栅极、第一隔离结构和第二隔离结构；所述栅极位于一列所述有源区的一侧，且相邻两个所述栅极位于相邻的两列所述有源区之间；所述第一隔离结构位于相邻的两个所述栅极之间；所述第二隔离结构至少覆盖所述第一隔离结构和相邻的两个所述栅极沿所述第一方向的任一端部；所述第二隔离结构用于隔离所述栅极和所述有源区。
9、在一些实施例中，所述在基底上形成呈阵列排布的多个有源区，包括：刻蚀衬底，在所述衬底内形成沿第二方向延伸的多个第一沟槽，以形成位于相邻的所述第一沟槽之间的有源条；其中，所述有源条的底部未被刻蚀的所述衬底为所述基底；所述第二方向平行于所述衬底表面且垂直于所述第一方向；填充所述第一沟槽，形成有源区隔离；刻蚀部分所述有源条和所述有源区隔离，形成沿第三方向延伸的多个第二沟槽，剩余未被刻蚀的所述有源条形成所述有源区；所述有源区沿所述第二方向和所述第三方向呈阵列排布；所述第三方向平行于所述衬底表面且与所述第二方向之间具有夹角。
10、在一些实施例中，所述形成栅极、第一隔离结构和第二隔离结构，包括：
11、在所述第二沟槽底部形成第一子部；所述第一子部位于相邻的两列所述有源区之间；在所述第一子部顶表面、所述有源区顶表面及所述第二沟槽侧壁沉积栅氧材料，形成栅氧材料层；去除位于所述第一子部顶表面的部分所述栅氧材料层，形成栅氧化层；在所述第一子部顶表面、及所述栅氧化层上形成栅极材料层；去除位于所述第一子部顶表面的部分所述栅极材料层，形成初始栅极；在相邻的两个所述初始栅极之间的所述第一子部上沉积绝缘材料，形成所述第一隔离结构；刻蚀所述初始栅极未被所述第一隔离结构覆盖的部分，形成所述栅极；在相邻的两个所述栅极、及所述第一隔离结构上形成第二子部；所述第一子部和所述第二子部构成所述第二隔离结构。
12、在一些实施例中，所述形成第一子部，包括：在所述第二沟槽的底部填充隔离材料，形成所述第一子部；或者，在所述第二沟槽的底部填充绝缘材料，形成第三隔离材料层；刻蚀所述第三隔离材料层侧面的部分直至暴露所述基底，形成第三隔离结构；在所述第三隔离结构的顶表面和侧面沉积隔离材料，形成所述第一子部；所述第一子部包括依次连接的第一隔离层、第二隔离层和第三隔离层；其中，所述第二隔离层位于所述第三隔离结构的顶表面，所述第一隔离层位于所述第三隔离结构的一侧面，所述第三隔离层位于所述第三隔离结构的另一侧面。
13、在一些实施例中，形成第二子部，包括：填充所述第二沟槽的剩余空间，形成所述第二子部；或者，在所述栅氧化层上、以及相邻的两个所述栅极、所述第一隔离结构的顶表面沉积隔离材料，形成所述第二子部；所述第二子部包括依次连接的第四隔离层、第五隔离层和第六隔离层；其中，所述第五隔离层位于所述第一隔离结构和相邻的两个所述栅极的表面，所述第四隔离层和所述第六隔离层分别位于相邻的两个所述栅氧化层的侧面。
14、在一些实施例中，所述形成栅极、第一隔离结构和第二隔离结构，包括：在所述第二沟槽的底部和侧壁、以及所述有源区顶表面形成依次层叠的栅氧材料层和栅极材料层；部分填充所述第二沟槽的剩余空间，形成第一隔离结构；去除所述栅极材料层未被所述第一隔离结构覆盖的部分，形成初始栅极，并同步去除所述栅氧材料层位于所述第二沟槽开口处的部分，形成初始栅氧化层；在所述初始栅极和所述第一隔离结构上形成第二子部；沿所述第二方向刻蚀位于所述有源区隔离底部的所述基底，直至暴露所述初始栅氧化层，形成多个第三沟槽；利用所述第三沟槽刻蚀部分所述初始栅氧化层，形成栅氧化层；其中，所述第一隔离结构的底表面突出于所述栅氧化层的底表面；同步刻蚀部分所述初始栅极，直至与所述栅氧化层的底表面平齐，形成栅极；在所述栅氧化层、所述栅极和所述第一隔离结构的底表面上沉积隔离材料，形成第一子部；所述第一子部和所述第二子部构成所述第二隔离结构。
15、在一些实施例中，所述第二隔离结构还包括第三子部，所述第三子部覆盖所述栅极远离所述有源区的一侧面；所述形成依次层叠的栅氧材料层和栅极材料层之后，所述方法还包括：在所述栅极材料层上沉积隔本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二隔离结构包括：
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；
4.根据权利要求2所述的半导体结构，其特征在于，所述第二隔离结构还包括：
5.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；所述第一子部包括依次连接的第一隔离层、第二隔离层和第三隔离层；
6.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；所述第二子部包括依次连接的第四隔离层、第五隔离层和第六隔离层；
7.一种半导体结构的制备方法，其特征在于，所述方法包括：
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述在基底上形成呈阵列排布的多个有源区，包括：
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述形成栅极、第
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述形成第一子部，包括：
11.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述形成第二子部，包括：
12.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述形成栅极、第一隔离结构和第二隔离结构，包括：
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述第二隔离结构还包括第三子部，所述第三子部覆盖所述栅极远离所述有源区的一侧面；
...【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二隔离结构包括：
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；
4.根据权利要求2所述的半导体结构，其特征在于，所述第二隔离结构还包括：
5.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；所述第一子部包括依次连接的第一隔离层、第二隔离层和第三隔离层；
6.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层，位于所述有源区和所述栅极之间；所述第二子部包括依次连接的第四隔离层、第五隔离层和第六隔离层；
7.一种半导体结构...
【专利技术属性】
技术研发人员：华文宇，刘藩东，丁潇，胡宽，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。