【技术实现步骤摘要】
本专利技术涉及电子，具体涉及一种sonos列线选择电路控制信号的产生电路。
技术介绍
1、传统的列线选择电路控制信号ylv的产生电路，如图1所示，ca为列地址，经过预解码电路(cpre)进行预解码，这部分为vdda15(表示此处电压为1.5v)电源域，再通过电平转换器(level shifter)切换到所需要的高压vpos_r电源域，经驱动产生ylv，提供到cmux n1管的栅端。采用高于vdda15的电压，控制bl到cl的开启，既提高传输能力，也能降低n1管的尺寸。电路中ylv走线从左到右，贯穿整个cmux，有较大的寄生电容。在高速下，对vpos_r有较大的驱动能力要求，如果能力不够，会拉低vpos_r电压。
技术实现思路
1、为了解决上述现有技术存在的问题，本专利技术提供一种sonos列线选择电路控制信号的产生电路，用以实现在高速读时，能有效维持vpos_r在较高的电位。
2、本专利技术提供一种sonos列线选择电路控制信号的产生电路，包括：预解码电路、电平转换器、反相器、一pmos管p0以及nmos管no、n1、nn2；
3、所述预解码电路输入端接列地址ca，经过预解码，输出信号ins或者insb；
4、所述电平转换器与所述预解码电路连接，在所述电平转换器之前，电路采用vdda15电源域，经过电平转换，切换到高压vpos_r，其输出端连接所述pmos管p0的栅极；
5、所述pmos管p0的漏极和所述nmos管no的漏极相连作为列
6、所述nmos管nn2的漏极接电源信号vdda15，栅极输入信号insneg，所述信号insneg为所述信号insb经过所述反相器的结果。
7、优选地，所述pmos管p0的源极接电源信号vpos_r。
8、优选地，所述nmos管no的栅极接所述信号insb，源极接电压vneg_c。
9、优选地，所述vneg_c在非高压擦写时，为gnda15电位。
10、优选地，所述nmos管n1的源极接cl，漏极接bl。
11、优选地，当所述列地址ca选中时，ins＝1，insb＝0，insneg＝1，所述nmos管n0管关闭、nn2管开启，通过所述nmos管nn2管，vdda15给所述ylv充电，待所述电平转换器信号翻转后，通过所述pmos管p0管将所述ylv充到vpos_r，所述nmos管nn2管关闭。
12、本专利技术的sonos列线选择电路控制信号ylv的产生电路，在传统电路基础上，增加一个nn2管和一个反相器，使得ylv先经nmos管nn2管，由vdda15充一部分电，这样在高速读时，不会拉低vpos_r电压，能有效维持vpos_r在较高的电位。
本文档来自技高网...【技术保护点】
1.一种SONOS列线选择电路控制信号的产生电路，其特征在于，包括：预解码电路、电平转换器、反相器、一PMOS管P0以及NMOS管NO、N1、NN2；
2.根据权利要求1所述的SONOS列线选择电路控制信号的产生电路，其特征在于，所述PMOS管P0的源极接电源信号VPOS_R。
3.根据权利要求1所述的SONOS列线选择电路控制信号的产生电路，其特征在于，所述NMOS管NO的栅极接所述信号INSB，源极接电压VNEG_C。
4.根据权利要求3所述的SONOS列线选择电路控制信号的产生电路，其特征在于，所述VNEG_C在非高压擦写时，为GNDA15电位。
5.根据权利要求1所述的SONOS列线选择电路控制信号的产生电路，其特征在于，所述NMOS管N1的源极接CL，漏极接BL。
6.根据权利要求1所述的SONOS列线选择电路控制信号的产生电路，其特征在于，当所述列地址CA选中时，INS＝1，INSB＝0，INSNEG＝1，所述NMOS管N0管关闭、NN2管开启，通过所述NMOS管NN2管，VDDA15给所述YLV充电，待所述
...【技术特征摘要】
1.一种sonos列线选择电路控制信号的产生电路，其特征在于，包括：预解码电路、电平转换器、反相器、一pmos管p0以及nmos管no、n1、nn2；
2.根据权利要求1所述的sonos列线选择电路控制信号的产生电路，其特征在于，所述pmos管p0的源极接电源信号vpos_r。
3.根据权利要求1所述的sonos列线选择电路控制信号的产生电路，其特征在于，所述nmos管no的栅极接所述信号insb，源极接电压vneg_c。
4.根据权利要求3所述的sonos列线选择电路控制信号的产生电路，其特征在于，所述vn...
【专利技术属性】
技术研发人员：傅俊亮，姚翔，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。