【技术实现步骤摘要】
本专利技术属于综合工具的仿真验证，更具体地，涉及一种基于内嵌仿真验证的逻辑综合处理方法、装置及计算机可读存储介质。
技术介绍
1、目前芯片设计流程中需要用到各种eda工具，比如前端的逻辑综合工具、仿真工具、形式验证工具、布局布线工具等，各个工具相对独立又相互关联，如逻辑综合工具的结果需要通过仿真工具、形式验证工具进行正确性验证，逻辑综合工具的结果是布局布线工具的输入之一，对布局布线工具需要处理的结构具有直接影响，同时，布局布线工具的信息又能反馈给逻辑综合进行针对性的优化提升，在芯片设计过程中，各个eda工具需要不断地进行多次迭代以满足芯片设计需求，需要迭代的次数越多会导致芯片的设计周期就越长，因此可以看出各个工具间的耦合关系是非常强的。
2、中国专利技术专利cn115858092a公开了一种时序仿真方法、装置及系统。所述方法包括：将目标机代码转换为仿真主机对应的可执行代码；响应于多个仿真进程并行执行可执行代码，记录仿真进程处理代码的处理时刻，生成处理时序，并根据处理时序，确定出仿真进程处理代码所需的虚拟仿真时间；更新各虚拟仿真时间，使各仿真进程之间保持时间同步；在执行完可执行代码的情况下，输出时序仿真结果；时序仿真结果用于表征仿真主机针对目标机代码的执行时序。
3、综上，传统的逻辑综合处理方法，一方面无法在综合流程中对逻辑设计进行仿真验证，可能会导致未发现的逻辑错误或功能问题，影响最终的综合结果；另一方面开发人员很难准确地定位综合流程中的功能问题，对编译、映射、优化等环节中的逻辑错误或功能问题的发现和解决
技术实现思路
1、本专利技术旨在克服上述现有技术的至少一种缺陷，提供一种基于内嵌仿真验证的逻辑综合处理方法，以解决现有技术芯片的设计周期较长，芯片的设计效率较低，芯片设计流程上需要减少各个工具之间的迭代次数等问题。提出了一种基于内嵌仿真验证的逻辑综合处理方法，通过在逻辑综合工具中嵌入仿真模块实现对逻辑综合结果的验证，提高逻辑综合工具的验证效率。
2、本专利技术详细的技术方案如下：
3、为了缩短芯片的设计周期，提高芯片的设计效率，芯片设计流程上需要减少各个工具之间的迭代次数。为实现这一目的，其中一个做法是令各个eda工具共用同一套数据结构，也就是各个工具基于同一套数据结构进行开发实现，方便各工具间的信息传递、接口复用等，使各eda工具通过底层的数据结构完成交互，达到减少迭代次数，缩短芯片设计周期的目的。
4、基于各eda工具共享数据结构的发展理念，考虑综合工具验证需要以及综合工具与验证工具的协同需求，在基于同一套数据结构的情况下，通过在逻辑综合工具中嵌入仿真模块实现对逻辑综合结果的验证，提高逻辑综合工具的验证效率，本专利技术中：
5、本专利技术提供了一种基于内嵌仿真验证的逻辑综合处理方法，具体步骤如下：
6、s1、读取rtl文件、lib文件、综合指令以及仿真指令；
7、所述仿真指令用于指定综合流程中需要进行一致性检查的优化流程；
8、所述rtl文件中包含的设计网表，输入端口的取值为低电平或高电平，经过网表中的元器件运算后，到达输出端口，输出端口的取值为低电平或高电平。
9、具体地，所述rtl文件是指通过verilog、vhdl等硬件描述语言实现的设计文件；
10、所述lib文件指的是综合流程所需的目标库、链接库文件：
11、其中，链接库用于解析rtl文件描述的设计网表中的元器件，它包含对网表所用到的基本元器件和子设计的描述，用于模拟和分析设计；在综合流程中，综合工具会根据链接库的信息解析设计网表，实现对元器件的连接和参数配置；
12、目标库包含实现设计功能所需的基本单元，如逻辑门、寄存器、存储器，它定义了这些基本单元的逻辑功能和特性，综合流程中会根据目标库中的元器件信息生成网表，用于后续的布局与布线。
13、s2、读取tb文件和golden数据文件；
14、其中，tb（testbench）文件为仿真激励文件，用于在模拟过程中执行和验证硬件模型的功能正确性；
15、golden文件是指针对某个测试（通常都是自动化测试）所期待的正确的输出文件。
16、首先判断是否已输入golden数据文件：
17、若已输入，则直接使用输入的golden数据文件；
18、若未输入，则通过rtl文件中包含的设计网表以及仿真激励重新生成golden数据文件。
19、s3、通过仿真指令指定需要进行一致性检查的综合流程并规定执行顺序；
20、进一步地，所述综合流程包括但不限于编译流程、优化流程和映射流程；
21、通过仿真指令指定需要进行一致性检查的综合流程，以供指导后续步骤执行。
22、s4、按顺序执行综合流程的各流程，根据仿真指令进行一致性检查：
23、若不需要进行一致性检查，则继续执行综合流程中的下一步，直至完成综合流程的各个流程；
24、若需要进行一致性检查，则进行以下一致性检查步骤后，继续执行综合流程中的下一步，直至完成综合流程的各个流程；
25、s41、获取s2中的tb文件和golden数据文件；
26、s42、根据tb数据计算当前网表仿真数据：
27、所述计算当前网表仿真数据包括，从网表的输入端口开始，依次遍历设计中的各个器件，获取一个器件后，根据tb文件中激励数据，检查该器件的所有输入端是否都有输入值。若当前器件的所有输入值中有缺失则继续获取下一个器件，当前器件作为未计算器件稍后进行计算，若当前器件所有输入值都存在，则根据输入计算输出值；根据这一规则，遍历完网表后可得所有输出端口的仿真结果即网表仿真数据。
28、s43、对比网表仿真数据和golden数据，并保留不一致的数据信息：
29、所述对比网表仿真数据和golden数据的过程包括，依次遍历golden数据中的每一条，并根据每条数据的输入状态查询计算出的仿真数据中是否存在相同输入状态的数据，若不存在则取下一条golden数据，若存在则一一对比数据，数据一致则取下一条golden数据，不一致则统计错误信息，直至对比完所有golden数据。
30、s5、完成内嵌仿真综合工具的验证处理，报出未通过一致性检查的综合流程以及内部具体信息。
31、本专利技术还公开了一种基于内嵌仿真验证的逻辑综合处理方法，所述装置包括：
32、处理器；
33、存储本文档来自技高网...
【技术保护点】
1.一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，包括：
2.根据权利要求1所述的一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，所述RTL文件中包含的设计网表，输入端口的取值为低电平或高电平，经过网表中的元器件运算后，到达输出端口，输出端口的取值为低电平或高电平。
3.根据权利要求1所述的一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，所述S4具体包括：
4.根据权利要求3所述的一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，所述计算当前网表仿真数据包括：
5.根据权利要求1或4所述的一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，所述综合流程包括但不限于编译流程、优化流程和映射流程。
6.一种基于内嵌仿真验证的逻辑综合处理装置，其特征在于，所述装置包括：
7.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1～5任一项所述方法的步骤。
【技术特征摘要】
1.一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，包括：
2.根据权利要求1所述的一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，所述rtl文件中包含的设计网表，输入端口的取值为低电平或高电平，经过网表中的元器件运算后，到达输出端口，输出端口的取值为低电平或高电平。
3.根据权利要求1所述的一种基于内嵌仿真验证的逻辑综合处理方法，其特征在于，所述s4具体包括：
4.根据权利要求3所述的一种基于内嵌仿真验证的...
【专利技术属性】
技术研发人员：刘奎，付文杰，毛忠亮，王鸿儒，李倩，
申请(专利权)人：山东启芯软件科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。