【技术实现步骤摘要】
本专利技术涉及一种基于多周期并行不定长序列数据的传输系统，属于集成电路领域。
技术介绍
1、多周期的并行不定长序列数据在数字集成电路中普遍存在，例如对多个模块的输出数据进行整合处理时合并得到的数据序列即为多周期并行不定长序列数据，其存在不定长，多周期，并行等特征。此类数据在硬件电路层面存在正则化的需求，即将每一路数据同步的存储至规整的寄存器组中，此寄存器组中的每一路寄存器中的每一比特数值均为有效数据，方便后续的数据批量读出；若不采取上述同步存储的操作，硬件电路将无法批量高效的进行数据传输，或者需要较为复杂的处理芯片。
2、针对上述问题，通常硬件设计中普遍存在三种处理方式，第一种即将每一路有效数据对应的使能信号，一同存储至寄存器组中，数据使能信号为高电平对应数值1，非使能时为低电平对应数值0，用作片外有效数据的对照；第二种即在后续的硬件电路中针对性地额外设计多路使能接收端口，用作有效数据的判别；第三种即采用单独的数据处理芯片。
3、上述第一种方法需要额外一倍存储空间的寄存器组，用于特定存储使能数据，对面积提出了较高的需求，优势在于传输速度与多路数据输入速度一致，适用于对于数据传输速率有要求的设计；上述第二种方法不适合并行路数过多的硬件设计，因为当数据并行通道数目过多时，数据使能信号的数目也过多，将使得硬件布局和绕线非常困难，且后续的硬件模块设计亦需要留出足够多的面积与资源用来对接所有的使能端口，过于复杂的绕线与布局也会对时序提出新的要求，并且该方案不适合用作芯片的内外交互，原因在于，芯片的物理输出端口数量在
技术实现思路
1、为了提供一款通用、灵活的针对多周期并行不定长序列数据的传输方案，本专利技术提供了一种基于多周期并行不定长序列数据的传输系统，包括系统控制模块、数据重排模块、数据自适应编码模块、分隔符生成模块、动态输出环状fifo模块组以及数据正则化fifo模块。该传输系统用于对数字集成电路芯片中多个模块的输出数据进行处理得到理想正则化数据序列。
2、其中，系统控制模块负责接收芯片顶层数字系统中控制模块发送的配置信号，以便根据所述配置信息对全局寄存器进行配置与读取；数据重排模块负责将原始数据进行堆叠并按照顺序输出；数据自适应编码模块负责时刻生成最优的编码策略，对不定长的周期序列进行带宽分配，实现流速与有效数据的同步优化；分隔符生成模块负责为可片外连续解码的数据序列之间插入分隔符；动态输出环状fifo模块负责依据当前的带宽分配策略，动态输出当前需要的n比特数据；数据正则化fifo模块负责接收前级产生的规整数据，合并至同一个fifo。
3、进一步地，系统控制模块包括，数据读写单元、寄存器组单元和模式选择单元。其中数据读写单元负责接收芯片顶层数字系统中控制模块发送的配置信号，例如采用spi协议或者apb协议等，将接收到的配置参数存入寄存器组中对应地址的寄存器中；寄存器组单元负责存储或读出各个寄存器的参数，寄存器组中的参数包括各个模式的选通以及各个模式的详细工作状态参数；模式选择单元接收来自模式选通寄存器的数值，译码为各个模式对应模块的选通信号。
4、进一步地，数据重排模块包括数据重排有限状态机单元、行选单元以及数据拼接单元，其中，数据重排有限状态机单元负责定义当前硬件所处的时序状态，如初始传输状态，中间传输状态，末端传输状态，处于中间状态时需要接收当前周期的原始数据，并拍打上一周期的缓存数据，整个序列的初态周期只需要缓存，末态周期只需要拍打。行选单元需要依据当前的状态产生每一路fifo对应的选通信号，即确定当前时刻拍打的数据序列所处的fifo位置，当前时刻需要拍打的数据序列可能完整处于某一个fifo中亦或是处于多个fifo中，因此需要独立的行选模块输出每个fifo是否需要传输数据的判断符，以及选中fifo对应的传输位宽。数据拼接单元负责接收堆叠数据，整合重排并输出。
5、进一步地，数据自适应编码模块包括分区单元，流速策略单元以及编码策略单元，其中，分区单元能够将并行的数据通路分为簇团，每个簇团的数目由系统控制模块决定，该数值可由片外写入，默认值采用4。每一个簇团采用相同的读出流速配置，其中，流速策略单元需要接收每个簇团中对应环状fifo的有效数据个数，计算出每个簇团的最小值与最大值，用作各个簇团带宽分配的判断依据。编码策略单元将当前的分配组合量化为分配编码，与当前产生的数据组合合并一同传入后续正则化fifo模块。
6、进一步地，分隔符生成模块包括分隔符状态机，该状态机能够接收动态输出环状fifo模块组中的单空信号与全空信号，若fifo组中只要存在一路fifo中的有效数据量为0，则单空信号将会拉高，此时分隔符状态机将会从数据传输状态切换至分隔符输出状态，分隔符输出状态将会在没有有效数据的数据通路上自动插入全1或者全0，或者自定义序列，若分隔符状态机接收到全空信号为高电平，则代表当前周期内所有有效数据均已输出，此时切换至周期划分状态，此状态下将会产生01字符或者其他自定义字符用以区分两个周期之间的数据。
7、进一步地，动态输出环状fifo模块组包括2n路的动态输出环状fifo，每一个fifo均接收1比特的数据输入以及对应数据使能信号，用作输入数据写入，同时接受输出端口的位宽配置参数，该参数能够决定每个时钟周期fifo对应输出的有效数据位数，输出为对应位宽的存储数据。
8、进一步地，数据正则化fifo模块需要接收来自多路的正则化后的数据以及对应所有正则化数据的使能信号，与原始输入不同的是，此处使能信号数量已经从多路削减为1路，代表所有的数据均已经得到正则化，将其存入正则化fifo模块中，至此，后续模块对于多路多周期不定长数据的调取均只需要调取该fifo即可。
9、基于多周期并行不定长序列的数据传输模组包括5种工作模式，分别为：模式1.直接存储模式、2. 数据堆叠模式、3. 分隔符模式、4. 自适应编码模式、5. 固定编码模式。
10、进一步地，模式1为直接存储模式，即将每一路的使能信号对照数据同样存储至额外的寄存器组中，数据使能信号为高电平对应数值1，非使能时为低电平对应数值0，用作片外有效数据的对照。该模式在硬件层只需要数据正则化fifo模块即可，将原始数据与其对应使能信息均存储至fifo内；
11、进一步地，模式2为数据堆叠模式，该模式适用于可片外实时解码的数据序列，该模式工作分为三个状态，分别为起始状态，中间状态，末端状态。起始状态中，动态输出环状fifo模组中有n个通道会存储第一周期的数据，该状态持续一周期，进入中间状态；中间状态能够将前一周期存储的fifo数据按照从通道一至通道n的顺序均匀输出数据，并在动态输出环状fifo模组中剩余的n个通道存储当前周期的数据，形成流水时序，该状态一直持续到最后一个周期；最后一周期结束进本文档来自技高网...
【技术保护点】
1.一种基于多周期并行不定长序列数据的传输系统，用于对数字集成电路芯片中多个模块的输出数据进行处理得到理想正则化数据序列，其特征在于，所述传输系统包括：系统控制模块、数据重排模块、数据自适应编码模块、分隔符生成模块、动态输出环状FIFO模块组以及数据正则化FIFO模块；所述传输系统可实现5种模式下的数据传输，包括直接存储模式、数据堆叠模式、分隔符模式、自适应编码模式和固定编码模式。
2.根据权利要求1所述的传输系统，其特征在于，所述系统控制模块用于实现芯片的片内外通讯，根据接收到的芯片数字系统中控制模块发送的配置信号进行传输模组的全局寄存器配置与读取；所述数据重排模块用于将数字集成电路芯片中多个模块输出的原始数据进行堆叠并按照输出端口位宽拍打输出；所述数据自适应编码模块用于实时生成最优编码策略，对不定长的周期序列进行带宽分配，实现流速与有效数据的同步优化；所述分隔符生成模块用于为可片外连续解码的数据序列之间插入分隔符以便统一各个数据通道的流速；所述动态输出环状FIFO模块组用于依据当前的带宽分配策略，动态输出当前需要的N比特数据；所述数据正则化FIFO模块用于接收前级
3.根据权利要求1所述的传输系统，其特征在于，所述系统控制模块包括：数据读写单元、寄存器组单元和模式选择单元；其中数据读写单元用于接收芯片顶层数字系统中控制模块发送的配置信号及配置参数，将接收到的配置参数存入寄存器组中对应地址的寄存器中；寄存器组单元用于存储或读出各个寄存器的参数；模式选择单元用于接收来自模式选通寄存器的数值，并译码为各个模式对应模块的选通信号，以便对应各个模式选通对应的模块。
4.根据权利要求1所述的传输系统，其特征在于，所述数据重排模块包括：数据重排有限状态机单元、行选单元以及数据拼接单元；其中，所述数据重排有限状态机单元用于定义当前硬件所处的时序状态；所述行选单元用于依据当前的状态产生每一路FIFO对应的选通信号；所述数据拼接单元用于接收堆叠数据、整合重排后输出。
5.根据权利要求1所述的传输系统，其特征在于，所述数据自适应编码模块包括：分区单元，流速策略单元以及编码策略单元；其中，所述分区单元用于将并行的数据通路分为簇团；所述流速策略单元用于接收每个簇团中对应环状FIFO的有效数据个数，并计算出每个簇团的最小值与最大值，以便作为各个簇团带宽分配的判断依据；所述编码策略单元用于将当前的分配组合量化为分配编码，与当前产生的数据组合合并一同传入后续数据正则化FIFO模块。
6.根据权利要求1所述的传输系统，其特征在于，所述分隔符生成模块包括：分隔符状态机，所述分隔符状态机包括逻辑跳转单元、环状FIFO驱动单元和整形输出单元；
7.根据权利要求1所述的传输系统，其特征在于，所述动态输出环状FIFO模块组中单个环状FIFO模块包括环状FIFO的控制器、环路寄存器和多比特输出寄存器；
8.根据权利要求1所述的传输系统，其特征在于，所述数据正则化FIFO模块用于接收来自多路的正则化后的数据以及对应所有正则化数据的使能信号，根据对应的使能信号输出相应的正则化后的数据。
9.一种基于多周期并行不定长序列数据的传输方法，其特征在于，所述传输方法基于权利要求1-8任一项所述的传输系统实现直接存储模式、数据堆叠模式、分隔符模式、自适应编码模式和固定编码模式下的数据传输；
10.根据权利要求9所述的方法，其特征在于，所述数据堆叠模式下数据传输过程分为三个状态，分别为起始状态，中间状态，末端状态；其中，起始状态只负责存储第一周期数据；中间状态持续至最后一个周期，即负责输出前一周期的数据，又负责存储当前周期的数据；末端状态只负责输出最后一周期的数据；
...【技术特征摘要】
1.一种基于多周期并行不定长序列数据的传输系统，用于对数字集成电路芯片中多个模块的输出数据进行处理得到理想正则化数据序列，其特征在于，所述传输系统包括：系统控制模块、数据重排模块、数据自适应编码模块、分隔符生成模块、动态输出环状fifo模块组以及数据正则化fifo模块；所述传输系统可实现5种模式下的数据传输，包括直接存储模式、数据堆叠模式、分隔符模式、自适应编码模式和固定编码模式。
2.根据权利要求1所述的传输系统，其特征在于，所述系统控制模块用于实现芯片的片内外通讯，根据接收到的芯片数字系统中控制模块发送的配置信号进行传输模组的全局寄存器配置与读取；所述数据重排模块用于将数字集成电路芯片中多个模块输出的原始数据进行堆叠并按照输出端口位宽拍打输出；所述数据自适应编码模块用于实时生成最优编码策略，对不定长的周期序列进行带宽分配，实现流速与有效数据的同步优化；所述分隔符生成模块用于为可片外连续解码的数据序列之间插入分隔符以便统一各个数据通道的流速；所述动态输出环状fifo模块组用于依据当前的带宽分配策略，动态输出当前需要的n比特数据；所述数据正则化fifo模块用于接收前级产生的规整数据，合并至同一个fifo。
3.根据权利要求1所述的传输系统，其特征在于，所述系统控制模块包括：数据读写单元、寄存器组单元和模式选择单元；其中数据读写单元用于接收芯片顶层数字系统中控制模块发送的配置信号及配置参数，将接收到的配置参数存入寄存器组中对应地址的寄存器中；寄存器组单元用于存储或读出各个寄存器的参数；模式选择单元用于接收来自模式选通寄存器的数值，并译码为各个模式对应模块的选通信号，以便对应各个模式选通对应的模块。
4.根据权利要求1所述的传输系统，其特征在于，所述数据重排模块包括：数据重排有限状态机单元、行选单元以及数据拼接单元；其中，所述数据重排有限状态机单元...
【专利技术属性】
技术研发人员：闫锋，蒋骏杰，王一鸣，蔡梦瑶，孙琰雯，吴天泽，杨婷，刘泉，杨思千，
申请(专利权)人：南京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。