【技术实现步骤摘要】
本专利技术涉及静电泄放（electro static discharge, esd）防护，尤其是一种用于esd防护的高掺杂多晶硅器件与工艺。
技术介绍
1、esd即静电泄放，是自然界普遍存在的现象。esd存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。
2、随着集成电路制造工艺的提高，其最小线宽已经下降到纳米的级别，在带来芯片性能提高的同时，其抗esd打击能力也大幅度降低，因此静电损害更严重。而工艺发展与芯片的抗esd能力的矛盾成为了集成电路设计者必须考虑的问题。
3、图1给出了传统的用于esd防护的npn器件的结构示意图，其结构较为简单，表面有两个由离子注入制成的n+区（两个n+区完全对称互为阳极与阴极），n+区制造在一定浓度（1e17～1e18/cm^3）的pwell（p型阱）中。当esd电压将n+/pwell结击穿后，npn开启，开启后npn会有一段回扫区，该区非常容易导致闩锁效应。该回扫区始终存在，即使继续提高pwell掺杂浓度，增加pwell长度，也无法完全消除回扫。经研究，该回扫特性与n+区的横向扩散有关，若能消除n+区的横向扩散，使n+/pwell结趋近于突变结，该现象将消失。
技术实现思路
1、为解决现有技术中的至少一个技术问题，本专利技术实施例提供一种用于esd防护的高掺杂多晶硅器件与工艺，以消除用于esd防护的npn或pnp器件的回扫特性，消除esd引起的闩锁效应。为实现以上技术目的，本专利
2、第一方面，本专利技术实施例提供了一种用于esd防护的高掺杂多晶硅器件，所述器件为npn器件或pnp器件，包括：第二导电类型衬底，在第二导电类型衬底上制作有第二导电类型阱基区；在第二导电类型阱基区中的靠表面区域分别制作有左右对称的阳极沟槽区和阴极沟槽区；在阳极沟槽区的内壁制作有阳极第一导电类型高掺杂多晶硅薄膜，在阴极沟槽区的内壁制作有阴极第一导电类型高掺杂多晶硅薄膜；在阳极第一导电类型高掺杂多晶硅薄膜上制作有阳极金属形成器件阳极，在阴极第一导电类型高掺杂多晶硅薄膜上制作有阴极金属形成器件阴极；
3、所述器件的阳极和阴极能够互换。
4、进一步地，所述阳极第一导电类型高掺杂多晶硅薄膜的厚度为0.1微米～0.2微米。
5、进一步地，所述阴极第一导电类型高掺杂多晶硅薄膜的厚度为0.1微米～0.2微米。
6、进一步地，当所述器件为npn器件时，所述第一导电类型为n型，第二导电类型为p型。
7、进一步地，当所述器件为pnp器件时，所述第一导电类型为p型，第二导电类型为n型。
8、第二方面，本专利技术实施例提供了一种用于esd防护的高掺杂多晶硅器件的工艺，用于制作如上文述的用于esd防护的高掺杂多晶硅器件，包括以下步骤：
9、步骤s01，提供第二导电类型衬底，在第二导电类型衬底上通过离子注入-推阱制作第二导电类型阱基区；然后在第二导电类型阱基区中刻蚀沟槽，形成左右对称的阳极沟槽区和阴极沟槽区；
10、步骤s02，在阳极沟槽区和阴极沟槽区中进行第一导电类型高掺杂多晶硅淀积；
11、步骤s03，刻蚀阳极沟槽区和阴极沟槽区中的第一导电类型高掺杂多晶硅，分别形成阳极第一导电类型高掺杂多晶硅薄膜和阴极第一导电类型高掺杂多晶硅薄膜；然后快速热退火；
12、步骤s04，在阳极第一导电类型高掺杂多晶硅薄膜和阴极第一导电类型高掺杂多晶硅薄膜表面淀积金属分别形成阳极金属和阴极金属。
13、本专利技术实施例提供的技术方案带来的有益效果是：本申请提出的用于esd防护的高掺杂多晶硅npn器件与工艺，通过沟槽区淀积高掺杂多晶硅，取代传统的离子注入形成的n+区，使得n+/pwell结趋近于突变结；同时考虑到高掺杂多晶硅本身具有较大的寄生电阻，可能会影响esd器件性能，因此将通过刻蚀将高掺杂多晶硅刻成薄膜，再进行金属连接，从而大大降低多晶硅寄生电阻。从而实现了一种几乎不会发生回扫的高性能npn esd器件。
本文档来自技高网...【技术保护点】
1.一种用于ESD防护的高掺杂多晶硅器件，所述器件为NPN器件或PNP器件，其特征在于，包括：第二导电类型衬底(1)，在第二导电类型衬底(1)上制作有第二导电类型阱基区(11)；在第二导电类型阱基区(11)中的靠表面区域分别制作有左右对称的阳极沟槽区(201)和阴极沟槽区(202)；在阳极沟槽区(201)的内壁制作有阳极第一导电类型高掺杂多晶硅薄膜(21)，在阴极沟槽区(202)的内壁制作有阴极第一导电类型高掺杂多晶硅薄膜(22)；在阳极第一导电类型高掺杂多晶硅薄膜(21)上制作有阳极金属(31)形成器件阳极，在阴极第一导电类型高掺杂多晶硅薄膜(22)上制作有阴极金属(32)形成器件阴极；
2.如权利要求1所述的用于ESD防护的高掺杂多晶硅器件，其特征在于，
3.如权利要求1所述的用于ESD防护的高掺杂多晶硅器件，其特征在于，
4.如权利要求1所述的用于ESD防护的高掺杂多晶硅器件，其特征在于，
5.如权利要求1所述的用于ESD防护的高掺杂多晶硅器件，其特征在于，
6.一种用于ESD防护的高掺杂多晶硅器件的工艺，用于制作
...【技术特征摘要】
1.一种用于esd防护的高掺杂多晶硅器件，所述器件为npn器件或pnp器件，其特征在于，包括：第二导电类型衬底(1)，在第二导电类型衬底(1)上制作有第二导电类型阱基区(11)；在第二导电类型阱基区(11)中的靠表面区域分别制作有左右对称的阳极沟槽区(201)和阴极沟槽区(202)；在阳极沟槽区(201)的内壁制作有阳极第一导电类型高掺杂多晶硅薄膜(21)，在阴极沟槽区(202)的内壁制作有阴极第一导电类型高掺杂多晶硅薄膜(22)；在阳极第一导电类型高掺杂多晶硅薄膜(21)上制作有阳极金属(31)形成器件阳极，在阴极第一导电类型高掺杂多...
【专利技术属性】
技术研发人员：朱伟东，赵泊然，
申请(专利权)人：江苏应能微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。