【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种半导体器件的形成方法。
技术介绍
1、双图案技术(double-patterning，dp)正作为一种解决途径在半导体器件制备过程中得到广泛的接受和应用。双图案技术(double-patterning，dp)通过节距碎片(pitchfragmentation)克服了k1限制，从而被广泛的用于半导体器件的制备中。目前在双图案技术(double-patterning，dp)技术中有自对准双图案(self-aligned double patterning，sadp)、光刻-刻蚀-光刻-刻蚀(litho-etch-litho-etch，lele)以及冻结涂层刻蚀(litho-freeze-litho，lfl)。
2、随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以超低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在ic芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管(fet)的器件，然后在集成电路制造后段制程(backendofline，beol)中形成互连结构，双图案技术被广泛地应用在形成互连结构的过程中。
3、正如摩尔定律所预测的，半导体衬底尺寸的不断缩小，以及为了提高器件的性
技术实现思路
1、本专利技术解决的问题是提供一种半导体器件的成方法，以提升半导体器件的性能。
2、为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有介质层和位于所述介质层上的牺牲层；对部分所述牺牲层进行改性处理，形成改性区和非改性区；在所述牺牲层上形成第一侧墙，所述第一侧墙投影到所述基底表面的图形为环形，所述第一侧墙包括若干相互平行的第一部，且若干所述第一部沿着第一方向分布，所述第一部位于所述非改性区的所述牺牲层上；在所述改性区的所述牺牲层和部分所述第一侧墙上形成第二图形层，所述第二图形层内具有第二图形开口，所述第二图形开口暴露出所述第一部以及所述第一部之间的所述非改性区的所述牺牲层；以所述第二图形层和第一部为掩膜，刻蚀所述非改性区的所述牺牲层，在所述非改性区的所述牺牲层内形成第一开口，所述第一开口底部暴露出所述介质层的表面；在所述第一开口的侧壁表面形成第二侧墙；去除所述第二侧墙之间的所述非改性区的所述牺牲层，至暴露出底部的所述介质层的表面，在所述非改性区的所述牺牲层内形成第二开口；刻蚀所述第一开口和所述第二开口暴露出的所述介质层，在所述介质层内形成第三开口。
3、可选的，对部分所述牺牲层进行改性处理的方法包括：对部分出的所述牺牲层进行离子注入处理。
4、可选的，所述离子注入处理的注入离子为碳离子、锗离子和硼离子中的一种或者多种组合。
5、可选的，对部分所述牺牲层进行改性处理之前，还包括在部分所述牺牲层上形成第一图形层，所述第一图形层覆盖部分所述牺牲层。
6、可选的，在所述牺牲层上形成所述第一侧墙之前还包括：在所述牺牲层上形成芯层，所述芯层位于所述非改性区的所述牺牲层上，所述第一侧墙形成在所述芯层的侧壁表面。
7、可选的，在所述牺牲层上形成所述第一侧墙的方法包括：在所述芯层的侧壁和顶部表面上形成初始第一膜层；回刻蚀所述初始第一膜层，在所述芯层的侧壁上形成所述第一侧墙。
8、可选的，形成所述第一侧墙之后，在形成所述第二图形层之前，还包括去除所述芯层。
9、可选的，在所述第三开口内形成导电层。
10、可选的，形成所述导电层的方法包括：在所述第三开口内以及所述介质层上形成初始导电层；对所述初始导电层进行平坦化，至暴露出所述介质层的表面，在所述介质层内形成所述导电层。
11、可选的，所述牺牲层的材料为氧化硅、非晶硅和氮化硅中的一种或者多种组合。
12、可选的，所述介质层的材料为氧化硅和氮化硅中的一种或者两种组合。
13、可选的，所述介质层的刻蚀速率与所述第二侧墙的刻蚀速率的比值大于100。
14、可选的，所述导电层的材料为铜、铝、钴、钨和钌中的一种或者多种组合。
15、可选的，去除所述第二侧墙之间的所述非改性区的所述牺牲层的工艺为化学湿法去除工艺。
16、与现有技术相比，本专利技术的技术方案具有以下优点：
17、本专利技术方法的技术方案中，对所述牺牲层进行改性处理后，在所述非改性区的所述牺牲层上形成第一侧墙，其中所述第一侧墙投影到所述基底表面的图形为环形，所述第一侧墙包括若干相互平行的所述第一部，且若干所述第一部沿着第一方向分布，在所述改性区的所述牺牲层和部分所述第一侧墙上形成第二图形层，所述第二图形层内具有第二图形开口，所述第二图形开口暴露出所述第一部以及所述第一部之间的所述非改性区的所述牺牲层，沿着所述第二图形层的所述第二图形开口进行图形传递的过程中，只能在所述非改性区的所述牺牲层内形成沿着第一方向上分布的所述第一开口，后续在继续图形传递的过程中即在所述第一开口的侧壁上形成所述第二侧墙以及去除所述第二侧墙之间的所述非改性区的所述牺牲层，对暴露出的所述介质层进行刻蚀形成的所述第二开口，使得形成的所述第二开口也只能沿着第一方向进行分布，从而保证最终导电层在介质层内只能沿着第一方向平行分布，从而消除了导电层端部连接的问题，避免了电路短路的发生，有效的提升了半导体器件的电学性能；同时先对部分牺牲层进行改性处理，后续去除第二侧墙之间的未改性处理的牺牲层直至暴露出底部的介质层的表面的过程中不需要额外的掩膜层，简化了工艺流程，从而助于提升生产效率。
本文档来自技高网...【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体器件的形成方法，其特征在于，对部分所述牺牲层进行改性处理的方法包括：对部分出的所述牺牲层进行离子注入处理。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入处理的注入离子为碳离子、锗离子和硼离子中的一种或者多种组合。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，对部分所述牺牲层进行改性处理之前，还包括在部分所述牺牲层上形成第一图形层，所述第一图形层覆盖部分所述牺牲层。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述牺牲层上形成所述第一侧墙之前还包括：
6.如权利要求5所述的半导体器件的形成方法，其特征在于，在所述牺牲层上形成所述第一侧墙的方法包括：
7.如权利要求5所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙之后，在形成所述第二图形层之前，还包括去除所述芯层。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述第三开口内形成导电层。
9.
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述牺牲层的材料为氧化硅、非晶硅和氮化硅中的一种或者多种组合。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层的材料为氧化硅和氮化硅中的一种或者两种组合。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层的刻蚀速率与所述第二侧墙的刻蚀速率的比值大于100。
13.如权利要求9所述的半导体器件的形成方法，其特征在于，所述导电层的材料为铜、铝、钴、钨和钌中的一种或者多种组合。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述第二侧墙之间的所述非改性区的所述牺牲层的工艺为化学湿法去除工艺。
...【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体器件的形成方法，其特征在于，对部分所述牺牲层进行改性处理的方法包括：对部分出的所述牺牲层进行离子注入处理。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入处理的注入离子为碳离子、锗离子和硼离子中的一种或者多种组合。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，对部分所述牺牲层进行改性处理之前，还包括在部分所述牺牲层上形成第一图形层，所述第一图形层覆盖部分所述牺牲层。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述牺牲层上形成所述第一侧墙之前还包括：
6.如权利要求5所述的半导体器件的形成方法，其特征在于，在所述牺牲层上形成所述第一侧墙的方法包括：
7.如权利要求5所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙之后，在形成所述第二图形层之前，还包括去除所...
【专利技术属性】
技术研发人员：吴轶超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。