System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开涉及一种具有超结结构的半导体装置及其制造方法。
技术介绍
1、专利文献1(日本特开2013-102087)公开一种具有超结(super junction)结构的半导体装置。在所述半导体装置中,借由蚀刻第一导电型半导体来形成沟槽。通过外延成长在所述沟槽中形成第二导电型的层。因此,可获得超结结构。
技术实现思路
1、[专利技术欲解决之课题]
2、然而,在专利文献1记载的半导体装置中,当通过外延成长在所述沟槽中形成第二导电型的层体的时候,所述沟槽的开口部容易阻塞。因此,所述沟槽的内部容易产生空洞(void),而无法获得稳定的特性。
3、本公开为解决上述问题,目的在于提供一种能获得稳定的特性的具有超结结构的半导体装置及其制造方法。
4、[用以解决课题的手段]
5、本公开的具有超结结构的半导体装置,包含:
6、漏区,以第一导电型的半导体形成;
7、漂移层,以所述第一导电型的半导体形成于所述漏区的第一面;
8、柱状结构,包括在所述漂移层中交互排列的多个第一导电型柱体与多个第二导电型柱体;
9、所述第二导电型柱体具有多段的锯齿状的外侧部。
10、本公开的一种形态,所述第二导电型柱体包括第二导电型的半导体形成的掺杂层,与形成于所述掺杂层的内部的填充层。
11、本公开的一种形态,所述填充层以绝缘体或半导体形成。
12、本公开的一种形态,所述掺杂层的掺杂浓度为1.0
13、本公开的一种形态,所述第一导电型柱体以第一导电型的碳化硅形成,所述掺杂层以第二导电型的碳化硅形成。
14、本公开的一种形态,第一导电型为p型和n型中的一个,第二导电型为p型和n型中的另一个。
15、本公开的一种形态,所述掺杂层包括靠近所述漏区的底部以及从所述底部朝远离所述漏区延伸的外侧部,所述掺杂层的外侧部为锯齿状。
16、本公开的一种形态,所述漏区具有相反于所述第一面的第二面,所述第二导电型柱体的多段的锯齿状的外侧部包括在所述漂移层的厚度方向上交互排列的多个第一倾斜部与多个第二倾斜部,每一所述第一倾斜部沿所述漏区的第一面至第二面的方向上横向地变宽,每一所述第二倾斜部沿所述漏区的第一面至第二面的方向上横向地变窄。
17、本公开的一种形态,与所述第二倾斜部变窄的趋势相比,第一倾斜部以更平缓的趋势变宽。
18、本公开的一种形态,所述具有超结结构的半导体装置为平面mosfet或沟槽mosfet。
19、本公开的具有超结结构的半导体装置的制造方法,包含:
20、漂移层形成步骤:借由外延成长在以第一导电型的半导体形成的漏区形成第一导电型的漂移层;及
21、第二导电型柱体形成步骤:在所述漂移层中形成在剖视图中具有多段的锯齿状的外侧部的多个第二导电型柱体。
22、本公开的一种形态,所述第二导电型柱体形成步骤包括:
23、离子注入步骤:使用在对应于多个所述第二导电型柱体预定形成的位置形成开口部的掩膜,并离子注入掺杂物;及
24、蚀刻步骤:继续使用所述掩膜,并蚀刻一部分的所述离子注入的区域;
25、借由反复进行所述离子注入步骤与所述蚀刻步骤,形成在剖视图中具有多段的锯齿状的外侧部的多个所述第二导电型柱体。
26、本公开的一种形态,在所述离子注入步骤中,于俯视图中所述掺杂物存在的区域的一部分扩展至所述掩膜的开口部的外侧。
27、本公开的一种形态,还包括填充步骤:在反复进行所述离子注入步骤与所述蚀刻步骤后,在所述蚀刻步骤形成的沟槽中填充绝缘体或半导体。
28、专利技术效果
29、根据本公开,能获得具有稳定特性的具有超结结构的半导体装置。
本文档来自技高网...【技术保护点】
1.一种具有超结结构的半导体装置,其特征在于:所述具有超结结构的半导体装置包含:
2.根据权利要求1所述的具有超结结构的半导体装置,其特征在于:所述第二导电型柱体包括第二导电型的半导体形成的掺杂层,与形成于所述掺杂层的内部的填充层。
3.根据权利要求2所述的具有超结结构的半导体装置,其特征在于:所述填充层以绝缘体或半导体形成。
4.根据权利要求2或3所述的具有超结结构的半导体装置,其特征在于:所述掺杂层的掺杂浓度为1.0×1017cm-3以上且为1.0×1020cm-3以下。
5.根据权利要求2或3所述的具有超结结构的半导体装置,其特征在于:所述第一导电型柱体以第一导电型的碳化硅形成,所述掺杂层以第二导电型的碳化硅形成。
6.根据权利要求1所述的具有超结结构的半导体装置,其特征在于:第一导电型为p型和n型中的一个,第二导电型为p型和n型中的另一个。
7.根据权利要求2所述的具有超结结构的半导体装置,其特征在于:所述掺杂层包括靠近所述漏区的底部以及从所述底部朝远离所述漏区延伸的外侧部,所述掺杂层的外侧部为锯齿状
8.根据权利要求1或7所述的具有超结结构的半导体装置,其特征在于:所述漏区具有相反于所述第一面的第二面,所述第二导电型柱体的多段的锯齿状的外侧部包括在所述漂移层的厚度方向上交互排列的多个第一倾斜部与多个第二倾斜部,每一所述第一倾斜部沿所述漏区的第一面至第二面的方向上横向地变宽,每一所述第二倾斜部沿所述漏区的第一面至第二面的方向上横向地变窄。
9.根据权利要求8所述的具有超结结构的半导体装置,其特征在于:与所述第二倾斜部变窄的趋势相比,第一倾斜部以更平缓的趋势变宽。
10.根据权利要求1所述的具有超结结构的半导体装置,其特征在于:所述具有超结结构的半导体装置为平面MOSFET或沟槽MOSFET。
11.一种具有超结结构的半导体装置的制造方法,其特征在于:所述具有超结结构的半导体装置的制造方法包含:
12.根据权利要求11所述的具有超结结构的半导体装置的制造方法,其特征在于:所述第二导电型柱体形成步骤包括:
13.根据权利要求12所述的具有超结结构的半导体装置的制造方法,其特征在于:在所述离子注入步骤中,于俯视图中所述掺杂物存在的区域的一部分扩展至所述掩膜的开口部的外侧。
14.根据权利要求12或13所述的具有超结结构的半导体装置的制造方法,其特征在于:所述具有超结结构的半导体装置的制造方法还包括填充步骤:在反复进行所述离子注入步骤与所述蚀刻步骤后,在所述蚀刻步骤形成的沟槽中填充绝缘体或半导体。
...【技术特征摘要】
1.一种具有超结结构的半导体装置,其特征在于:所述具有超结结构的半导体装置包含:
2.根据权利要求1所述的具有超结结构的半导体装置,其特征在于:所述第二导电型柱体包括第二导电型的半导体形成的掺杂层,与形成于所述掺杂层的内部的填充层。
3.根据权利要求2所述的具有超结结构的半导体装置,其特征在于:所述填充层以绝缘体或半导体形成。
4.根据权利要求2或3所述的具有超结结构的半导体装置,其特征在于:所述掺杂层的掺杂浓度为1.0×1017cm-3以上且为1.0×1020cm-3以下。
5.根据权利要求2或3所述的具有超结结构的半导体装置,其特征在于:所述第一导电型柱体以第一导电型的碳化硅形成,所述掺杂层以第二导电型的碳化硅形成。
6.根据权利要求1所述的具有超结结构的半导体装置,其特征在于:第一导电型为p型和n型中的一个,第二导电型为p型和n型中的另一个。
7.根据权利要求2所述的具有超结结构的半导体装置,其特征在于:所述掺杂层包括靠近所述漏区的底部以及从所述底部朝远离所述漏区延伸的外侧部,所述掺杂层的外侧部为锯齿状。
8.根据权利要求1或7所述的具有超结结构的半导体装置,其特征在于:所述漏区具有相反于所述第一面的第二面,所述第二导电型柱体的多段的锯齿状...
【专利技术属性】
技术研发人员:绫淳,中村浩,塩井伸一,
申请(专利权)人:三安日本科技株式会社,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。