具有凸块的芯片的制造方法技术

本发明专利技术公开一种具有凸块的芯片的制造方法。首先，提供一晶圆（ｗａｆｅｒ），晶圆具有相对设置的一第一表面及一第二表面。其次，由第二表面移除晶圆一厚度。再者，将晶圆设置至一载体中。另外，切割（ｄｉｃｉｎｇ）移除厚度后的晶圆，以形成多个芯片。接着，形成多个凸块于切割后的晶圆的第一表面上。而后，自载体移出形成凸块后的晶圆，以分离此些芯片。

【技术实现步骤摘要】

本专利技术涉及一种，更特别涉及一种可避免凸块损伤的 芯片的制造方法。
技术介绍
近年来，随着电子产品迈向轻薄短小、多功能、高速度的趋势发展下，高密度与 高输入/输出的半导体封装件的需求渐增，因此封装件内的芯片厚度也日益薄化，以有 效缩小整体封装尺寸。在半导体芯片的连接技术中，常见的连接方式包括倒装芯片接合 (flip-chip bonding)、打线接合(wire bonding)以及卷带自动接合(tape automated bonding)等，用以将芯片与基板电性连接。其中倒装芯片接合技术是利用凸块(bumps)作 为芯片与基板间电性连接的媒介，相较于打线接合以及卷带自动接合的方式，倒装芯片接 合技术具有较短的电性连接路径，并且具有优选的电性连接品质，更可节省基板上接合芯 片所需的面积，使得采用凸块作为芯片连接的方式，逐渐成为目前业界重要的研究发展方 向之一。在目前常见的制造方法中，为了提高芯片的制造效率以及降低制造成本，常利用 晶圆等级的制造方法在晶圆上形成电路阵列后，直接于晶圆的有源表面形成凸块，接着再 进行晶圆薄化、晶圆切割以及芯片分离等步骤。其中在晶圆薄化的步骤中，目前业界是广泛 地应用磨轮(grinding wheel)来进行晶背研磨。然而在晶背研磨的过程中，由于磨轮必须 施加一定的机械应力于晶背上，常导致位于晶圆有源表面的凸块受到损伤，从而影响到了 芯片倒装芯片接合于基板上的接合品质。此外，位于有源表面的凸块会使得晶圆进行薄化 时所受到的机械应力分布不均，使得研磨厚度不均勻，从而在晶背形成涡状凹陷(dimple)。 这样是降低了晶圆表面的平整度、限制了晶圆薄化的厚度，在严重的情况下甚至会导致晶 圆发生破裂的现象。具体实施方式为让本专利技术上述目的、特征及优点更明显易懂，下文特举本专利技术较佳实施例，并配 合附图，作详细说明如下依照本专利技术较佳实施例的，是于晶圆进行研磨 (grinding)及切割(dicing)等步骤之后，接着再将凸块形成于置放于载体中的晶圆表面 上。以下是提出第一、第二实施例作为本专利技术的详细说明，然此些实施例仅用以作为范例说 明，并不会限缩本专利技术欲保护的范围。再者，实施例的图式亦省略不必要的元件，以清楚显 示本专利技术的技术特点。第一实施例请同时参照附图说明图1及图2A 2H，图1绘示依照本专利技术第一实施例的芯片的制造方 法的流程图；图2A 2H分别绘示依照本专利技术第一实施例的制造方法的示意图。首先，如 步骤S1及图2A所示，提供一晶圆100。晶圆100具有相对设置的一第一表面100a及一第二表面100b，且第一表面100a及第二表面100b优选地分别为一实质上的平面。更进一步 来说，晶圆100的第一表面100a定义出多个切割道(dicing channel)C以及多个电路区域 (circuit region) A，此些切割道C优选地是围绕各个电路区域A。其次，进行步骤S2，由第二表面100b移除晶圆100 —厚度wl，来进行晶圆100的 薄化(thinning)或平坦化(planarizing)，如图2B及2C所示。举例来说，步骤S2中是 可应用现有的晶背研磨(back-grinding)技术来进行芯片100的薄化，例如机械式研磨 (mechanical grinding)、化学机械抛光研磨(Chemical Mechanical Polishing，CMP)、湿 t虫亥lj (wet etching) ^^Ji^^^i^^^F^^'^tiM (Atmospheric Downstream Plasma Dry Chemical Etching,ADP-DCE)等方式。此些芯片薄化技术是为熟悉此
者所熟 知，此处不再加以赘述。此外，步骤S2中可利用一第二胶膜F2贴附于晶圆100的第一表面 100a，藉以于进行晶背研磨时保护具有电路区域A的第一表面100a，避免电路区域A刮伤以 及受到碎屑、粒子污染。所述第二胶膜可为一晶背研磨胶膜(back-grinding tape)。接着如步骤S3所示，将晶圆100设置至一载体(frame)中(载体未绘示于图中)， 所述载体可更包含一第一胶膜F1，所述晶圆100的第二表面100b是贴附于第一胶膜F1上。 本实施例中，载体例如是切割晶圆100时用以时支撑晶圆100的树脂环形框架。步骤S3中 更进行自第一表面100a移去第二胶膜F2的步骤，如图2D所示。第一胶膜F1是用以在切割 晶圆100时粘接固定晶圆100，并且优选地是为耐热材质，其是至少可耐热达到大约100°C。 于一较佳实施例中，第一胶膜F1是可耐热达到大约200°C。再来，进行步骤S4，切割(dicing)移除厚度wl后的晶圆100，以形成多个芯片 (die)llO，如图2E及2F所示。本实施例中例如是利用刀片(sawblade)对切割道C进行切 割，并且将晶圆100锯穿(saw through)，以将晶圆100分割为多个芯片110。然而在不同 的实施例中，晶圆100亦可利用激光分割(laser scribing)，或是利用干式蚀刻或湿式蚀 刻的方式进行切割。本实施例中，每一个芯片110均例如包括一个电路区域A。此外，完成 步骤S4之后，切割形成多个芯片110的晶圆100仍然设置于载体中，并且粘接于第一胶膜 F1上，如图2F所示。接下来，本实施例的芯片制造方法是进入步骤S5，形成多个凸块(bump) 130于切 割后的晶圆100的第一表面100a上；亦即将凸块130是形成于各个芯片110上，如图2G所 示。本实施例中，每一个芯片110的电路区域A均对应配置多个凸块130，且此些凸块130 例如是金凸块(gold stud bump)。实际应用上，此些凸块130是可利用基于传统打线接合 的机台及制造方法的植球步骤，将金线(gold wire)末端形成的金球(gold sephere)通过 施力、加温或超音波接合的方式连接至电路区域A上，接着将金线断裂于靠近金球处，以形 成顶端有短尖稍(short spike)凸起的金凸块。于另一实施例中，凸块130亦可为薄膜制 造方法或印刷回焊形成的焊料凸块(solder bump)。此外，形成凸块130之后可例如紧接着 进行凸块的平坦化(flattening)步骤，通过一共平面施压于凸块130，使得凸块具有均勻 的高度。然而亦可维持凸块的外型，直接进行芯片110分离以及后方制造方法步骤。形成凸块130于各个芯片110上之后，本实施例的制造方法接着进行步骤S6，自载 体移出晶圆100。更进一步来说，步骤S6中是将第一胶膜F1自晶圆100的第二表面100b 移去，并且将切割后的晶圆100自载体移出，藉以分离此些芯片110，如图2H所示。完成步 骤S6之后，是完成具有凸块的芯片110。接下来便可接着进行后方制造方法，例如将芯片110倒装芯片接合(flip-chip bonding)至基板上等步骤。本实施例中，由于晶圆100进行研磨、蚀刻等薄化步骤时，晶圆100的表面无设置 其他元件(例如凸块130)，因此晶背研磨胶膜可直接平整地贴附于晶圆100的第一表面 100a。实际应用上，当例如通过磨轮(grinding wheel)施力于第二表面100b本文档来自技高网...

【技术保护点】
一种具有凸块的芯片的制造方法，其特征在于：所述的制造方法包含下列步骤：（ａ）提供一晶圆，所述晶圆具有相对设置的一第一表面及一第二表面；（ｂ）由所述第二表面移除所述晶圆一厚度；（ｃ）设置所述晶圆至一载体上；（ｄ）切割移除所述厚度后的所述晶圆，以形成多个芯片；（ｅ）形成多个凸块于切割后的所述晶圆的所述第一表面上；以及（ｆ）自所述载体移出形成所述凸块后的所述晶圆，以分离所述芯片。

【技术特征摘要】

【专利技术属性】
技术研发人员：梁荣华，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]