System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其形成方法技术_技高网

半导体结构及其形成方法技术

技术编号:41871622 阅读:19 留言:0更新日期:2024-07-02 00:22
本申请提供一种半导体结构及其形成方法,所述半导体结构包括:衬底;第一极板,位于所述衬底上;介电层,位于所述衬底和所述第一极板上;第二极板,和所述第一极板的位置对应,且包括依次堆叠于所述介电层上的第一导电层和第二导电层,其中所述第一导电层的底面向所述第一极板的方向凹陷。所述半导体结构能够提高高压电容结构单位厚度的抗击穿能力。

【技术实现步骤摘要】

本申请涉及半导体器件领域,尤其涉及一种半导体结构及其形成方法


技术介绍

1、在电路设计中,出于安全、噪声控制、交互操作等方面的考虑,数字隔离器的使用是必不可少的。当前的数字隔离器主要有光电耦合、电磁耦合以及电容耦合三种隔离方式。其中,采用电容耦合隔离方式的数字隔离器因其体积小、集成度高、功耗低、通讯速度高等特点,在工业、医疗、汽车等领域得到越来越多的应用。不断提高隔离器的耐压性能对于提高产品竞争力以及拓宽其应用领域具有重要意义。

2、数字电容耦合隔离器产品一般是在现有的bcd(bipolar-cmos-dmos)的工艺基础上,在后段增加一套电容耦合架构,以实现超高压的隔离需求。电容耦合高压隔离器的主要结构是采用金属层为上下极板的平行板电容器,两极板间填充绝缘材料,采用电容耦合的原理进行隔离,隔离厚度可以达到40μm以上,耐压超过15kv。然而,隔离厚度的增加势必会增加制造成本以及工艺难点,所以需要达到在不提高隔离厚度的同时提高高压电容结构的耐压性能,也即提高高压电容结构单位厚度的抗击穿能力。


技术实现思路

1、本申请要解决的技术问题是提高高压电容结构单位厚度的抗击穿能力。

2、为解决上述技术问题,本申请提供了一种半导体结构,包括:衬底;第一极板,位于所述衬底上;介电层,位于所述衬底和所述第一极板上;第二极板,和所述第一极板的位置对应,且包括依次堆叠于所述介电层上的第一导电层和第二导电层,其中所述第一导电层的底面向所述第一极板的方向凹陷。

3、在本申请的一些实施例中,所述第二导电层位于所述第一导电层和部分所述介电层上。

4、在本申请的一些实施例中,所述介电层上的第二导电层的厚度不小于0.4μm。

5、在本申请的一些实施例中,所述凹陷的深度不小于所述介电层上的第二导电层厚度的二分之一,且所述凹陷的侧壁倾斜角度不超过85°。

6、在本申请的一些实施例中,所述第二导电层的总长度不小于50μm,其中所述介电层上的第二导电层长度不小于所述介电层上的第二导电层厚度的三倍。

7、在本申请的一些实施例中,所述第一导电层的表面以及所述第二导电层也向所述第一极板的方向凹陷,或者所述第一导电层的表面与所述介电层的顶面平齐,且所述第二导电层具有平整表面。

8、在本申请的一些实施例中,所述介电层和所述第二极板之间还包括电场调节层。

9、在本申请的一些实施例中,所述电场调节层的材料包括氮化硅、含氮氧化硅及富硅氧化硅中的至少一种。

10、在本申请的一些实施例中,所述电场调节层的厚度不小于0.6μm。

11、在本申请的一些实施例中,所述第二极板的总长度小于或等于所述第一极板的总长度。

12、在本申请的一些实施例中,所述衬底中包括隔离结构,且所述隔离结构和所述第一极板的位置对应。

13、在本申请的一些实施例中,所述介电层上还包括钝化层,且所述钝化层覆盖所述第二导电层的侧壁和部分表面。

14、在本申请的一些实施例中,所述半导体结构中还集成有源器件和/或无源器件。

15、在本申请的一些实施例中,所述半导体结构中还集成有cmos器件,所述cmos器件上包括至少一层互连层,且每层互连层包括通孔连线和位于所述通孔连线上的金属层,其中所述第一导电层和顶层通孔连线的材料相同,所述第二导电层和顶层金属层的材料相同,所述第一极板和除顶层金属层之外的任一层的金属层的材料相同。

16、在本申请的一些实施例中,所述第一导电层的材料包括钨和/或铜,所述第二导电层和所述第一极板的材料包括铝和/或铜。

17、在本申请的一些实施例中,所述介电层的厚度不小于3μm。

18、在本申请的一些实施例中,所述介电层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。

19、本申请还提供一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成第一极板;在所述第一极板上形成介电层;在所述介电层上形成第二极板,所述第二极板和所述第一极板的位置对应,且包括依次堆叠于所述介电层上的第一导电层和第二导电层,其中所述第一导电层的底部向所述第一极板的方向凹陷。

20、在本申请的一些实施例中,形成所述第二极板的方法包括:在所述介电层中形成沟槽,且所述沟槽和所述第一极板的位置对应;在所述沟槽的侧壁和底部上形成第一导电层;在所述第一导电层和部分所述介电层上形成第二导电层。

21、在本申请的一些实施例中,在形成所述第一极板之前,还包括形成cmos器件的步骤;形成所述cmos器件后,所述形成方法还包括:在所述cmos器件上形成至少一层互连层,且每层互连层包括通孔连线和位于所述通孔连线上的金属层,其中所述第一极板和除顶层金属层之外的任一层的金属层在同一道工序中形成,所述第一导电层和顶层通孔连线在同一道工序中形成,所述第二导电层和顶层金属层在同一道工序中形成。

22、在本申请的一些实施例中,形成所述第一导电层之前,还包括:在所述沟槽的侧壁表面和底部表面形成电场调节层。

23、在本申请的一些实施例中,所述形成方法还包括:在所述介电层上形成覆盖所述第二导电层的侧壁和部分表面的钝化层。

24、与现有技术相比,本申请技术方案的半导体结构及其形成方法具有如下有益效果:

25、所述半导体结构的第二极板包括依次堆叠于介电层上的第一导电层和第二导电层,且第一导电层的底面向第一极板的方向凹陷,凹陷位置能够分散第二极板底部尖角处的电场,改变极板边缘的电场分布,有效解决由于边缘电场集中效应带来的电容器介质提前击穿的问题,在不增大隔离厚度的同时提高电容器的耐压性能,大幅度提高高压电容结构单位厚度的抗击穿能力以及可靠性。所述形成方法能够与bcd工艺相兼容,无需额外引入过多的工艺步骤,减少光罩的使用,降低了制作成本。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述第二导电层位于所述第一导电层和部分所述介电层上。

3.根据权利要求2所述的半导体结构,其特征在于,所述介电层上的第二导电层的厚度不小于0.4μm。

4.根据权利要求2所述的半导体结构,其特征在于,所述凹陷的深度不小于所述介电层上的第二导电层厚度的二分之一,且所述凹陷的侧壁倾斜角度不超过85°。

5.根据权利要求2所述的半导体结构,其特征在于,所述第二导电层的总长度不小于50μm,其中所述介电层上的第二导电层长度不小于所述介电层上的第二导电层厚度的三倍。

6.根据权利要求2所述的半导体结构,其特征在于,所述第一导电层的表面以及所述第二导电层也向所述第一极板的方向凹陷,或者所述第一导电层的表面与所述介电层的顶面平齐,且所述第二导电层具有平整表面。

7.根据权利要求6所述的半导体结构,其特征在于,所述介电层和所述第二极板之间还包括电场调节层。

8.根据权利要求7所述的半导体结构,其特征在于,所述电场调节层的材料包括氮化硅、含氮氧化硅及富硅氧化硅中的至少一种。

9.根据权利要求7所述的半导体结构,其特征在于,所述电场调节层的厚度不小于0.6μm。

10.根据权利要求1所述的半导体结构,其特征在于,所述第二极板的总长度小于或等于所述第一极板的总长度。

11.根据权利要求1所述的半导体结构,其特征在于,所述衬底中包括隔离结构,且所述隔离结构和所述第一极板的位置对应。

12.根据权利要求1所述的半导体结构,其特征在于,所述介电层上还包括钝化层,且所述钝化层覆盖所述第二导电层的侧壁和部分表面。

13.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构中还集成有源器件和/或无源器件。

14.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构中还集成有CMOS器件,所述CMOS器件上包括至少一层互连层,且每层互连层包括通孔连线和位于所述通孔连线上的金属层,其中所述第一导电层和顶层通孔连线的材料相同,所述第二导电层和顶层金属层的材料相同,所述第一极板和除顶层金属层之外的任一层的金属层的材料相同。

15.根据权利要求1所述的半导体结构,其特征在于,所述第一导电层的材料包括钨和/或铜,所述第二导电层和所述第一极板的材料包括铝和/或铜。

16.根据权利要求1所述的半导体结构,其特征在于,所述介电层的厚度不小于3μm。

17.根据权利要求1所述的半导体结构,其特征在于,所述介电层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。

18.一种半导体结构的形成方法,其特征在于,包括:

19.根据权利要求18所述的半导体结构的形成方法,其特征在于,形成所述第二极板的方法包括:

20.根据权利要求19所述的半导体结构的形成方法,其特征在于,在形成所述第一极板之前,还包括形成CMOS器件的步骤;形成所述CMOS器件后,所述形成方法还包括:在所述CMOS器件上形成至少一层互连层,且每层互连层包括通孔连线和位于所述通孔连线上的金属层,其中所述第一极板和除顶层金属层之外的任一层的金属层在同一道工序中形成,所述第一导电层和顶层通孔连线在同一道工序中形成,所述第二导电层和顶层金属层在同一道工序中形成。

21.根据权利要求19所述的半导体结构的形成方法,其特征在于,形成所述第一导电层之前,还包括:在所述沟槽的侧壁表面和底部表面形成电场调节层。

22.根据权利要求18所述的半导体结构的形成方法,其特征在于,所述形成方法还包括:在所述介电层上形成覆盖所述第二导电层的侧壁和部分表面的钝化层。

...

【技术特征摘要】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述第二导电层位于所述第一导电层和部分所述介电层上。

3.根据权利要求2所述的半导体结构,其特征在于,所述介电层上的第二导电层的厚度不小于0.4μm。

4.根据权利要求2所述的半导体结构,其特征在于,所述凹陷的深度不小于所述介电层上的第二导电层厚度的二分之一,且所述凹陷的侧壁倾斜角度不超过85°。

5.根据权利要求2所述的半导体结构,其特征在于,所述第二导电层的总长度不小于50μm,其中所述介电层上的第二导电层长度不小于所述介电层上的第二导电层厚度的三倍。

6.根据权利要求2所述的半导体结构,其特征在于,所述第一导电层的表面以及所述第二导电层也向所述第一极板的方向凹陷,或者所述第一导电层的表面与所述介电层的顶面平齐,且所述第二导电层具有平整表面。

7.根据权利要求6所述的半导体结构,其特征在于,所述介电层和所述第二极板之间还包括电场调节层。

8.根据权利要求7所述的半导体结构,其特征在于,所述电场调节层的材料包括氮化硅、含氮氧化硅及富硅氧化硅中的至少一种。

9.根据权利要求7所述的半导体结构,其特征在于,所述电场调节层的厚度不小于0.6μm。

10.根据权利要求1所述的半导体结构,其特征在于,所述第二极板的总长度小于或等于所述第一极板的总长度。

11.根据权利要求1所述的半导体结构,其特征在于,所述衬底中包括隔离结构,且所述隔离结构和所述第一极板的位置对应。

12.根据权利要求1所述的半导体结构,其特征在于,所述介电层上还包括钝化层,且所述钝化层覆盖所述第二导电层的侧壁和部分表面。

13.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构中还集成有源器件和/或无源器件。

1...

【专利技术属性】
技术研发人员:丁亚王劲松杨林宏张艳红杜义琛
申请(专利权)人:中芯国际集成电路制造天津有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1