【技术实现步骤摘要】
本专利技术涉及半导体器件制造的，特别涉及一种mos晶体管制备方法及mos晶体管。
技术介绍
1、mos晶体管大致可以分为以下几类：平面型mos；trench （沟槽型）mos，主要用于低压领域；sgt（shielded gate transistor，屏蔽栅沟槽）mos，主要用于中压和低压领域；sj-（超结）mos，主要在高压领域应用。
2、其中，trench mos 是一种新型垂直结构的器件，是在vdmos的基础上发展起来的，两者均属于高元胞密度器件，但结构与前者相比有许多性能优点：如更低的导通电阻，低栅漏电荷密度，从而有低的导通和开关损耗，以及较快的开关速度。同时由于trench mos的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
3、低压trench mos一般用于电机驱动、同步整流等应用，由于其栅氧化层通常较薄，容易遭受esd和系统应用过电压造成栅氧化层的击穿，导致器件的损坏。所以在器件设计时除了考虑其抗雪崩能力之外，还需要考虑抗静电能力与抗过压能力。
4、在现有工艺中，一般是通过在芯片外围增加pn结环的方式来增强器件的抗esd能力，这样大大增大了芯片的面积，而且还会增加额外光罩，导致了成本的增加。
技术实现思路
1、基于此，本专利技术的目的是提供一种mos晶体管制备方法及mos晶体管，旨在解决现有技术中，通过在芯片外围增加pn结环的方式来增强器件的抗esd能力，导致增大芯片面积和增加制造成本的问题。
2、根据本专
3、提供一衬底，并在所述衬底上刻蚀出第一沟槽；
4、将带有第一沟槽的衬底进行热氧化处理，以在衬底表面生长氧化层，作为栅极多晶硅侧壁的介质层；
5、在所述氧化层上生长第一多晶硅，其中，所述第一多晶硅上形成第二沟槽，当所述第一多晶硅为n型多晶硅时，则所述衬底为n型多晶硅，当所述第一多晶硅为p型多晶硅时，则所述衬底为p型多晶硅；
6、在第一多晶硅上生长第二多晶硅，以将所述第二沟槽填平，其中，当所述第一多晶硅为n型多晶硅时，则所述第二多晶硅为p型多晶硅，当所述第一多晶硅为p型多晶硅时，则所述第二多晶硅为n型多晶硅；
7、采用cmp工艺对所述第二多晶硅磨平，直至裸露出所述氧化层，并对所述第一多晶硅和所述第二多晶硅进行回刻，以使回刻后所述第一多晶硅和所述第二多晶硅的平面低于所述氧化层的平面，并进行退火处理；
8、退火处理后，分别进行阱区和源极的掺杂，其中，当进行阱区的掺杂时，若衬底为n型衬底时，则注入p型的杂质，若衬底为p型衬底时，则注入n型的杂质，以形成水平的npn结构或pnp结构；
9、在预设位置刻蚀出通孔，通过导电材料将器件接出，其中，p型多晶硅与源极电性连接，n型多晶硅与栅极电性连接，衬底与漏极电性连接。
10、进一步的，所述将带有第一沟槽的衬底进行热氧化处理，以在衬底表面生长氧化层，作为栅极多晶硅侧壁的介质层的步骤之后还包括：
11、在所述氧化层上生长第三多晶硅，其中，当所述第三多晶硅为n型多晶硅时，则所述衬底为p型多晶硅，当所述第三多晶硅为p型多晶硅时，则所述衬底为n型多晶硅；
12、采用cmp工艺对所述第三多晶硅磨平，直至裸露出所述氧化层，并对所述第三多晶硅进行回刻，以使回刻后所述第三多晶硅的平面低于所述氧化层的平面；
13、分别进行阱区和源极的掺杂，以及所述第三多晶硅两侧的掺杂，其中，当进行阱区的掺杂时，若衬底为n型衬底时，则注入p型的杂质，若衬底为p型衬底时，则注入n型的杂质，以形成水平的npn结构或pnp结构；
14、在预设位置刻蚀出通孔，通过导电材料将器件接出，其中，p型多晶硅与源极电性连接，n型多晶硅与栅极电性连接，衬底与漏极电性连接。
15、进一步的，npn结构或pnp结构中，三部分的厚度比例为1:0.5~2:1。
16、进一步的，所述将带有第一沟槽的衬底进行热氧化处理，以在衬底表面生长氧化层的步骤中，在温度为800℃~1100℃的条件下通入氧气，生长厚度为150å~350å的氧化层。
17、进一步的，回刻后所述第一多晶硅和所述第二多晶硅的平面低于所述氧化层的平面0.2μm~0.5μm。
18、进一步的，回刻后所述第三多晶硅的平面低于所述氧化层的平面0.2μm~0.5μm。
19、进一步的，p型的杂质为b，掺杂浓度为1e10 atom/cm3~1e14 atom/cm3，温度为700℃~1000℃。
20、进一步的，n型的杂质为as，掺杂浓度为1e14 atom/cm3~1e16 atom/cm3，温度为800℃~1100℃。
21、根据本专利技术实施例当中的一种mos晶体管，通过上述的mos晶体管制备方法制备得到。
22、与现有技术相比：通过提供一衬底，并在衬底上刻蚀出第一沟槽；在衬底表面生长氧化层，作为栅极多晶硅侧壁的介质层；在氧化层上生长第一多晶硅，其中，第一多晶硅上形成第二沟槽，且第一多晶硅的掺杂类型与衬底相同；在第一多晶硅上生长第二多晶硅，以将第二沟槽填平，其中，第一多晶硅的掺杂类型与第二多晶硅相反；采用cmp工艺对第二多晶硅磨平，直至裸露出氧化层，并对多晶硅进行回刻，以使回刻后多晶硅的平面低于氧化层的平面，并进行退火处理；退火处理后，分别进行阱区和源极的掺杂，其中，当进行阱区的掺杂时，若衬底为n型衬底时，则注入p型的杂质，若衬底为p型衬底时，则注入n型的杂质，以形成水平的npn结构或pnp结构；最后将p型多晶硅与源极电性连接，n型多晶硅与栅极电性连接，衬底与漏极电性连接，具体的，将栅极多晶硅本身形成一个栅极和源极的esd器件，在不增大芯片面积、不增加制造成本的同时，实现保护栅极氧化物的目的。
本文档来自技高网...【技术保护点】
1.一种MOS晶体管制备方法，其特征在于，所述制备方法包括：
2.根据权利要求1所述的MOS晶体管制备方法，其特征在于，所述将带有第一沟槽的衬底进行热氧化处理，以在衬底表面生长氧化层，作为栅极多晶硅侧壁的介质层的步骤之后还包括：
3.根据权利要求2所述的MOS晶体管制备方法，其特征在于，NPN结构或PNP结构中，三部分的厚度比例为1:0.5~2:1。
4.根据权利要求1或2所述的MOS晶体管制备方法，其特征在于，所述将带有第一沟槽的衬底进行热氧化处理，以在衬底表面生长氧化层的步骤中，在温度为800℃~1100℃的条件下通入氧气，生长厚度为150Å~350Å的氧化层。
5.根据权利要求1所述的MOS晶体管制备方法，其特征在于，回刻后所述第一多晶硅和所述第二多晶硅的平面低于所述氧化层的平面0.2μm~0.5μm。
6.根据权利要求2所述的MOS晶体管制备方法，其特征在于，回刻后所述第三多晶硅的平面低于所述氧化层的平面0.2μm~0.5μm。
7.根据权利要求1或2所述的MOS晶体管制备方法，其特征在于，P型的杂质
8.根据权利要求1或2所述的MOS晶体管制备方法，其特征在于，N型的杂质为As，掺杂浓度为1E14 atom/cm3~1E16 atom/cm3，温度为800℃~1100℃。
9.一种MOS晶体管，其特征在于，通过权利要求1至8中任一项所述的MOS晶体管制备方法制备得到。
...【技术特征摘要】
1.一种mos晶体管制备方法，其特征在于，所述制备方法包括：
2.根据权利要求1所述的mos晶体管制备方法，其特征在于，所述将带有第一沟槽的衬底进行热氧化处理，以在衬底表面生长氧化层，作为栅极多晶硅侧壁的介质层的步骤之后还包括：
3.根据权利要求2所述的mos晶体管制备方法，其特征在于，npn结构或pnp结构中，三部分的厚度比例为1:0.5~2:1。
4.根据权利要求1或2所述的mos晶体管制备方法，其特征在于，所述将带有第一沟槽的衬底进行热氧化处理，以在衬底表面生长氧化层的步骤中，在温度为800℃~1100℃的条件下通入氧气，生长厚度为150å~350å的氧化层。
5.根据权利要求1所述的mos晶体管制备方法，其特征在于，回刻后所述第一多...
【专利技术属性】
技术研发人员：余快，杜天伦，
申请(专利权)人：江西萨瑞微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。