【技术实现步骤摘要】
本专利技术属于碳化硅芯片，尤其涉及一种高质量c面sic外延片的制备方法。
技术介绍
1、由于碳化硅mosfet器件由于具有低导通电阻和低开关损耗能够替代传统的siigbt作为新能源汽车逆变器、obc以及光伏逆变器等新能源的电力控制系统的核心器件。成为了目前新能源行业的重要技术之一。
2、在实现本专利技术的过程中，专利技术人发现现有技术至少存在以下问题：
3、在制备碳化硅mosfet的芯片，主要的导通电阻(rdson)由漂移区电阻、沟道电阻、jeft电阻以及衬底电阻等几个部分组成。碳化硅mosfet相比与硅mosfet在漂移区电阻上具有显著的优势，但是在沟道电阻这块，却存在明显的劣势。这主要是由于，相比与硅mosfet的高达200cm2/v·s沟道电子迁移率；碳化硅的沟道电子迁移率却只有20-30cm2/v·s，这严重地增加了碳化硅mosfet的沟道电阻。这种低电子迁移率的主要原因是由于碳化硅制备mosfet表面的二氧化硅(sio2)时，碳化硅中的碳原子被困在sio2/sic界面上，形成了较高的界面态缺陷，当电子从sio2/sic的界面处通过时，这些高密度的界面态缺陷会碰撞和散射电子，从而降低了沟道的电子迁移率，提高了沟道电阻。
4、现有的技术主要在si面暨(0001)向[11-20]方向偏4±0.5°上生长sic外延层，c面生长碳化硅外延技术并不成熟，由于c面外延的n掺杂效率高，导致背景掺杂浓度较高，因而浓度均匀性难以控制、片与片间掺杂浓度一致性差。2.相比与si面外延，c面外延中容易产生胡萝
5、cn116844940a-一种改善sic外延片浓度均匀性的制备方法，公开了一种改善sic外延片浓度均匀性的制备方法，包括以下步骤：抽真空；升温至1550～1770℃，原位刻蚀；沉积n-sic缓冲层，厚度0.3～1.5μm；沉积u-sic外延层，厚度10μm～15μm；也无法解决上述技术问题。
技术实现思路
1、本专利技术所要解决的技术问题是提供一种高质量c面sic外延片的制备方法，针对c面外延存在掺杂浓度较难控制，c面外延容易形成comet(彗星)和carrot(胡萝卜)的缺陷问题，能够获得高均匀性低缺陷密度的c面碳化硅外延片。
2、为了解决上述技术问题，本专利技术所采用的技术方案是：
3、一种高质量c面sic外延片的制备方法，包括如下步骤：
4、1)在sic衬底的si面上生长缓冲层；
5、2)在缓冲层上生长外延层；
6、3)在外延层上生长导电层；
7、4)将导电层和另一块承载衬底进行键合；
8、5)减薄sic衬底；
9、6)去除sic衬底和缓冲层，暴露出sic衬底的c面的外延层表面。
10、上述第1)步中，将si面向上的sic衬底传送至碳化硅外延炉中，升高温度至1500-1700℃，生长缓冲层。缓冲层能够缓解因衬底和外延层较大的浓度差造成的晶格差异而引起的应力，通过缓冲层释放应力，防止缺陷的生成。
11、所述缓冲层的厚度为0.5到5μm。过薄的缓冲层起不到应力释放的作用，而过厚的缓冲层则缺陷抑制效果不再随厚度增加而增加。
12、上述第1)步和第2)步中，缓冲层的掺杂浓度≥2×外延层的掺杂浓度。衬底的掺杂浓度通常≥5e18，而外延层的掺杂浓度则较低，为了缓解应力，因此掺杂浓度必须≥2倍外延层掺杂浓度。
13、上述第3)步中，生长外延层后，外延炉不降温，在外延炉内原位调整n源的通入量或者改通入tmal，继续在si面外延层上生长掺杂浓度1e18～2e19cm-3的n型或p型的碳化硅导电层。一方面该导电层可作为后续制作欧姆接触提供高掺杂层，另一方面可以在键合衬底时保护外延层不受损伤。
14、上述第4)步中，外延炉降温，从外延炉中取出碳化硅外延片；将生长完的碳化硅外延片的上表面，暨si面和另一块同尺寸的承载衬底进行键合，承载衬底包括但不限制于4h-sic衬底、3c-sic衬底、si衬底。承载衬底能够在后续移除原有衬底后，起到支撑外延层结构的作用，否则过薄的结构无法支撑外延层的外形结构发容易发生碎裂。
15、上述第5)步中，对外延片原sic衬底侧，暨c面，进行机械抛光，移除部分原sic衬底，并保留1～20μm厚的sic衬底。保留一定厚度的衬底，用于后续化学机械研磨过度去除外延层，起到保护外延层的作用。
16、上述第6)步中，对剩余的sic衬底和缓冲层进行化学机械研磨，移除所有sic衬底和缓冲层，暴露出c面的外延层表面，并将外延层表面粗糙度处理至0.2nm以下。防止表面粗糙度过大，影响后续芯片制程的稳定性。
17、所述导电层的厚度为20～150μm。过薄则无法起到保护外延层的作用，过厚则需要较高的成本，仅此选用此范围的厚度。
18、上述第6)步中，暴露出的c面的外延层上表面为(000-1)向[11-20]方向偏4±0.5°。由于外延生长面为(000-1)向[11-20]方向斜4±0.5°因此，背面抛光后也为相反的方向偏同样的角度。
19、通过采用不同的碳化硅晶体的表面取向来提升沟道的电子迁移率。其中采用c面(000-1)碳化硅能够是一种能够显著提高碳化硅沟道电子迁移率的有效办法，相比与传统利用si面(0001)碳化硅，c面的碳化硅所制备的sio2/sic沟道电子迁移率可以提高至90～110cm2/v·s，能够显著地降低沟道的电阻率。此外，在c面进行碳化硅mosfet制备能获得更高的sio2氧化速率和更低的表面粗糙度。
20、上述技术方案中的一个技术方案具有如下优点或有益效果，针对c面外延存在掺杂浓度较难控制，c面外延容易形成comet和carrot的缺陷问题，能够获得高均匀性低缺陷密度的c面碳化硅外延片。
本文档来自技高网...【技术保护点】
1.一种高质量C面SiC外延片的制备方法，其特征在于，包括如下步骤：
2.如权利要求1高质量C面SiC外延片的制备方法，其特征在于，上述第1)步中，将Si面向上的SiC衬底传送至碳化硅外延炉中，升高温度至1500-1700℃，生长缓冲层。
3.如权利要求2高质量C面SiC外延片的制备方法，其特征在于，所述缓冲层的厚度为0.5到5μm。
4.如权利要求3高质量C面SiC外延片的制备方法，其特征在于，上述第1)步和第2)步中，缓冲层的掺杂浓度≥2×外延层的掺杂浓度。
5.如权利要求4高质量C面SiC外延片的制备方法，其特征在于，上述第3)步中，生长外延层后，外延炉不降温，在外延炉内原位调整N源的通入量或者改通入TMAl，继续在Si面外延层上生长掺杂浓度1E18～2E19 cm-3的N型或P型的碳化硅导电层。
6.如权利要求5高质量C面SiC外延片的制备方法，其特征在于，上述第4)步中，外延炉降温，从外延炉中取出碳化硅外延片；将生长完的碳化硅外延片的上表面，暨Si面和另一块同尺寸的承载衬底进行键合，承载衬底包括但不限制于4H-
7.如权利要求6高质量C面SiC外延片的制备方法，其特征在于，上述第5)步中，对外延片原SiC衬底侧，暨C面，进行机械抛光，移除部分原SiC衬底，并保留1～20μm厚的SiC衬底。
8.如权利要求7高质量C面SiC外延片的制备方法，其特征在于，上述第6)步中，对剩余的SiC衬底和缓冲层进行化学机械研磨，移除所有SiC衬底和缓冲层，暴露出C面的外延层表面，并将外延层表面粗糙度处理至0.2nm以下。
9.如权利要求8高质量C面SiC外延片的制备方法，其特征在于，所述导电层的厚度为20～150μm。
10.如权利要求9高质量C面SiC外延片的制备方法，其特征在于，上述第6)步中，暴露出的C面的外延层上表面为(000-1)向[11-20]方向偏4±0.5°。
...【技术特征摘要】
1.一种高质量c面sic外延片的制备方法，其特征在于，包括如下步骤：
2.如权利要求1高质量c面sic外延片的制备方法，其特征在于，上述第1)步中，将si面向上的sic衬底传送至碳化硅外延炉中，升高温度至1500-1700℃，生长缓冲层。
3.如权利要求2高质量c面sic外延片的制备方法，其特征在于，所述缓冲层的厚度为0.5到5μm。
4.如权利要求3高质量c面sic外延片的制备方法，其特征在于，上述第1)步和第2)步中，缓冲层的掺杂浓度≥2×外延层的掺杂浓度。
5.如权利要求4高质量c面sic外延片的制备方法，其特征在于，上述第3)步中，生长外延层后，外延炉不降温，在外延炉内原位调整n源的通入量或者改通入tmal，继续在si面外延层上生长掺杂浓度1e18～2e19 cm-3的n型或p型的碳化硅导电层。
6.如权利要求5高质量c面sic外延片的制备方法，其特征在于，上述第4)步中，外延炉降温，从外延炉...
【专利技术属性】
技术研发人员：林云昊，梁土钦，
申请(专利权)人：杭州海乾半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。