System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种基于多相位注入及校正的低抖动注入锁定锁相环制造技术_技高网

一种基于多相位注入及校正的低抖动注入锁定锁相环制造技术

技术编号:41840589 阅读:1 留言:0更新日期:2024-06-27 18:21
本发明专利技术属于数模混合集成电路设计技术领域,具体公开了一种基于多相位注入及校正的低抖动注入锁定锁相环,包括:多相信号发生器、多相自校正电路、注入锁定振荡器、鉴频鉴相器、电荷泵、低通滤波器和第一分频器。本发明专利技术采用多相信号发生器产生多相注入信号,经多相自校正电路校正后注入注入锁定振荡器中,与传统只有单相注入的注入锁定锁相环相比提升了注入信号强度,从而极大地降低了时钟抖动。

【技术实现步骤摘要】

本专利技术属于数模混合集成电路设计,具体涉及一种基于多相位注入及校正的低抖动注入锁定锁相环


技术介绍

1、锁相环电路作为时钟产生电路,在集成电路中扮演着至关重要的角色。传统锁相环通常采用减小环路带宽来抑制由鉴频鉴相器和电荷泵带来的带内噪声,但这种做法会增加带外相位噪声,且会导致锁定时间延长及芯片面积增大的问题。相比之下,注入锁定锁相环通过注入一个低抖动信号到振荡器中,可以同时抑制带内和带外相位噪声,而几乎不会增加额外成本。

2、传统注入锁定锁相环往往采用单相注入信号,导致注入信号的强度受限,限制了抖动性能的进一步提升,从而在应用中存在较大的局限性。


技术实现思路

1、针对现有技术存在的问题,本专利技术提供一种基于多相位注入及校正的低抖动注入锁定锁相环,包括注入电路、注入锁定振荡器、第一分频器、鉴频鉴相器、电荷泵、低通滤波器;

2、所述注入电路包括多相信号发生器和多相自校正电路;

3、所述多相信号发生器用于对参考信号的处理,产生多相注入信号;

4、所述多相信号发生器的输入端连接参考信号和所述多相自校正电路的输出端,所述多相信号发生器的输出端连接所述注入锁定振荡器的注入端;

5、所述多相自校正电路用于调整所述多相信号发生器输入注入信号的位置与宽度,其包括第一校正电路、第二校正电路、第三校正电路;

6、所述多相自校正电路的输入端连接参考信号和所述注入锁定振荡器的输出端。

7、进一步地,所述多相信号发生器包括脉冲产生器、第一延时链电路和第二延时链电路;

8、所述脉冲产生器的输入端连接参考信号和所述多相自校正电路的第一输出端和第二输出端,所述脉冲产生器的输出端连接所述第一延时链电路的第一输入和所述注入锁定振荡器的第一注入端;

9、所述第一延时链电路的第二输入端连接所述多相自校正电路的第三输出端,所述第一延时链电路的输出端连接所述第二延时链电路第一输入端和所述注入锁定振荡器的第二注入端;

10、所述第二延时链电路的第二输入端连接所述多相自校正电路的第四输出端,所述第二延时链电路的输出端连接所述注入锁定振荡器的第三注入端。

11、进一步地,所述脉冲产生器包括第一单位延时电路、第二单位延时电路和逻辑门;

12、所述第一单位延时电路的第一输入端连接参考信号,所述第一单位延时电路的第二输入端连接所述多相自校正电路的第一输出端,所述第一单位延时电路的输出端连接所述逻辑门的第一输入端和所述第二单位延时电路的第一输入端;

13、所述第二单位延时电路的第二输入端连接所述多相自校正电路的第二输出端,所述第二单位延时电路的输出端连接所述逻辑门的第二输入端;

14、所述逻辑门的输出端为所述脉冲产生器的输出端。

15、进一步地,所述第一校正电路的第一输入端和第二输入端连接参考信号,所述第一校正电路的第三输入端连接所述注入锁定振荡器的第一输出端,所述第一校正电路的第一输出端为所述多相自校正电路的第一输出端,所述第一校正电路的第二输出端为所述多相自校正电路第二输出端,所述第一校正电路的第三输出端连接所述第二校正电路的第一输入端和所述第三校正电路的第一输入端;

16、所述第二校正电路的第二输入端连接参考信号,所述第二校正电路的第三输入端连接所述注入锁定振荡器的第二输出端,所述第二校正电路的输出端为所述多相自校正电路的第三输出端;

17、所述第三校正电路的第二输入端连接参考信号,所述第三校正电路的第三输入端连接所述注入锁定振荡器的第三输出端,所述第三校正电路的输出端为所述多相自校正电路的第四输出端。

18、进一步地,所述第一校正电路包括第二分频器、第一逐次逼近式控制器、第二逐次逼近式控制器和第一亚采样鉴相器;

19、所述第二分频器的输入端为所述第一校正电路的第一输入端,所述第二分频器的输出端连接所述第一逐次逼近式控制器的第一输入端、所述第二逐次逼近式控制器的第一输入端,且所述第二分频器的输出端为所述第一校正电路的第三输出端;所述第一亚采样鉴相器的输出端连接第一逐次逼近式控制器的第二输入端和第二逐次逼近式控制器的第二输入端;所述第一亚采样鉴相器的第一输入端为所述第一校正电路的第二输入端,所述第一亚采样鉴相器的第二输入端为所述第一校正电路的第三输入端,所述第一逐次逼近式控制器的输出端为所述第一校正电路的第一输出端,所述第二逐次逼近式控制器的输出端为所述第一校正电路的第二输出端;

20、所述第二校正电路包括第三逐次逼近式控制器和第二亚采样鉴相器;

21、所述第三逐次逼近式控制器的第一输入端为所述第二校正电路的第一输入端,所述第三逐次逼近式控制器的第二输入端连接所述第二亚采样鉴相器的输出端;所述第二亚采样鉴相器的第一输入端为所述第二校正电路的第二输入端,所述第二亚采样鉴相器的第二输入端为所述第二校正电路的第三输入端,所述第三逐次逼近式控制器的输出端为所述第二校正电路的输出端;

22、所述第三校正电路包括第四逐次逼近式控制器和第三亚采样鉴相器;

23、所述第四逐次逼近式控制器的第一输入端为所述第三校正电路的第一输入端,所述第四逐次逼近式控制器的第二输入端连接所述第三亚采样鉴相器的输出端;所述第三亚采样鉴相器的第一输入端为所述第三校正电路的第二输入端,所述第三亚采样鉴相器的第二输入端为所述第三校正电路的第三输入端,所述第四逐次逼近式控制器的输出端为所述第三校正电路的输出端。

24、进一步地,所述注入锁定振荡器包括第一注入器、第二注入器、第三注入器、第一差分延时反相器、第二差分延时反相器、第三差分延时反相器、第一缓冲器、第二缓冲器、第三缓冲器;

25、所述第一注入器、第二注入器、第三注入器均为n型mos管,且栅极分别连接所述注入锁定振荡器的第一注入端、第二注入端、第三注入端;所述第一注入器、第二注入器、第三注入器的源极分别连接所述第一差分延时反相器、第二差分延时反相器、第三差分延时反相器输入信号的正极,所述第一注入器、第二注入器、第三注入器的漏极分别连接所述第一差分延时反相器、第二差分延时反相器、第三差分延时反相器输入信号的负极;

26、所述第一差分延时反相器的第一输入端连接所述低通滤波器的输出端,所述第一差分延时反相器的第二输入端连接所述第三差分延时反相器的输出端,所述第一差分延时反相器的第一输出端连接所述第一缓冲器的输入端和所述第二差分延时反相器的第二输入端,所述第一缓冲器的输出端为所述注入锁定振荡器的第一输出端;

27、所述第二差分延时反相器的第一输入端连接所述低通滤波器的输出端,所述第二差分延时反相器的第一输出端连接所述第二缓冲器的输入端和所述第三差分延时反相器的第二输入端,所述第二缓冲器的输出端为所述注入锁定振荡器的第二输出端;

28、所述第三差分延时反相器的第一输入端连接所述低通滤波器的输出端,所述第三差分延时反相器的输出端连接所本文档来自技高网...

【技术保护点】

1.一种基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,包括注入电路、注入锁定振荡器、第一分频器、鉴频鉴相器、电荷泵、低通滤波器;

2.根据权利要求1所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述多相信号发生器包括脉冲产生器、第一延时链电路和第二延时链电路;

3.根据权利要求2所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述脉冲产生器包括第一单位延时电路、第二单位延时电路和逻辑门;

4.根据权利要求1所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述第一校正电路的第一输入端和第二输入端连接参考信号,所述第一校正电路的第三输入端连接所述注入锁定振荡器的第一输出端,所述第一校正电路的第一输出端为所述多相自校正电路的第一输出端,所述第一校正电路的第二输出端为所述多相自校正电路第二输出端,所述第一校正电路的第三输出端连接所述第二校正电路的第一输入端和所述第三校正电路的第一输入端;

5.根据权利要求1所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述第一校正电路包括第二分频器、第一逐次逼近式控制器、第二逐次逼近式控制器和第一亚采样鉴相器;

6.根据权利要求1所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述注入锁定振荡器包括第一注入器、第二注入器、第三注入器、第一差分延时反相器、第二差分延时反相器、第三差分延时反相器、第一缓冲器、第二缓冲器、第三缓冲器;

7.根据权利要求6所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述注入锁定振荡器、所述第一分频器、所述鉴频鉴相器、所述电荷泵、所述低通滤波器构成锁相环路;

8.根据权利要求5所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述第一亚采样鉴相器、所述第二亚采样鉴相器及所述第三亚采样鉴相器均包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和SR锁存器;

...

【技术特征摘要】

1.一种基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,包括注入电路、注入锁定振荡器、第一分频器、鉴频鉴相器、电荷泵、低通滤波器;

2.根据权利要求1所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述多相信号发生器包括脉冲产生器、第一延时链电路和第二延时链电路;

3.根据权利要求2所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述脉冲产生器包括第一单位延时电路、第二单位延时电路和逻辑门;

4.根据权利要求1所述的基于多相位注入及校正的低抖动注入锁定锁相环,其特征在于,所述第一校正电路的第一输入端和第二输入端连接参考信号,所述第一校正电路的第三输入端连接所述注入锁定振荡器的第一输出端,所述第一校正电路的第一输出端为所述多相自校正电路的第一输出端,所述第一校正电路的第二输出端为所述多相自校正电路第二输出端,所述第一校正电路的第三输出端连接所述第二校正电路的第一输入端和所述第三校正电路的第一输入端;

5.根据权利要求1所述的基于多相位注入及校...

【专利技术属性】
技术研发人员:张洵颖李臻崔媛媛张海金赵晓冬杨帆
申请(专利权)人:西北工业大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1