System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种实现物理光学法的硬件加速器架构及实现方法技术_技高网

一种实现物理光学法的硬件加速器架构及实现方法技术

技术编号:41834774 阅读:1 留言:0更新日期:2024-06-27 18:18
本发明专利技术涉及一种实现物理光学法的硬件加速器架构,设置于FPGA上,将物理光学法的计算流程对应到硬件上的各个具体模块,用于计算雷达目标的雷达散射面,包括:双倍速率同步动态随机存储器、遮挡判断模块、照亮面元FIFO、反射系数计算模块、高斯积分计算模块、参数计算模块、RCS计算单元和RCS结果FIFO;反射系数计算和高斯积分计算同时开始,遮挡判断与计算反射系数计算和高斯积分计算中所需的计算参数的过程也同时进行,同时采用照亮面元FIFO存储被照亮的三角面元也节约了数据读取的时间。本发明专利技术优化了物理光学法在硬件上的计算流程,提高了在FPGA上实现物理光学法的并行性,提高了计算速度。

【技术实现步骤摘要】

本专利技术属于硬件加速器领域,具体涉及一种实现物理光学法的硬件加速器架构及实现方法


技术介绍

1、目前,计算目标的雷达散射截面(radar cross section,rcs)是雷达技术和电磁散射研究中的一项非常重要的工作。计算目标的rcs能够更好地了解目标的电磁特性、提高目标的隐身性能、辅助目标辨识和分类,以及评估雷达系统的性能表现。通过对目标的rcs进行分析和优化,可以为雷达在各领域的应用提供重要参考和支持。

2、rcs的基于电磁学的数值计算方法主要包括:时域有限差分法、时域有限元法、频域有限元法、瞬态有限差分时域法、边界元法以及物理光学法(physical optics,po)等。其中,物理光学法尤其适用于求解电大尺寸目标的rcs,但是随着入射波频率的增大,目标的电尺寸也进一步增大。为了确保计算结果的准确性,需要增加目标表面剖分的三角面元的个数,导致计算量也随之增大,进而导致在软件中消耗的计算时间以及占用的计算机内存急剧增大。

3、为了提高po程序的计算速度,现有方案中提出了几种针对电磁算法的并行加速技术,主要包括:cpu(central processing unit,中央处理器)加速计算、gpu(graphicsprocessing unit,图形处理器)加速计算以及fpga(field programmable gate array,现场可编程门阵列)加速计算。其中,基于cpu的加速计算方法有:openmp(open multi-processing,共享存储并行编程)和mpi(message passing interface,消息传递接口)并行计算。openmp并行编程,是一种针对单台主机上多核/多cpu并行计算设计的工具,通过将任务分解成子任务并同时运行来提高计算效率;不同线程之间可以通过共享内存进行协调通信,具有高效率和低内存开销的特点。然而,openmp仅能在单台计算机上运行,受限于计算机本身的限制,对于并行计算速度的提升具有一定局限性。mpi并行计算,主要针对使用多主机的并行计算方法,通过使用消息传递接口进行并行计算,在不同的计算节点之间传递数据和控制信息,实现分布式内存并行计算。并且它能够通过改变主机数量,灵活调节并行计算的规模。但是由于计算机进程间通信需要依赖网络,也可能导致额外的内存开销从而影响并行效率。此外,搭建并行计算环境的成本和维护费用相对较高,同时单个计算节点的故障也可能会影响整个并行计算的正常运行。基于gpu的加速计算方法,利用图形处理器的并行计算能力,通过cuda(compute unified device architecture,统一计算架构)编程实现加速计算。gpu适用于高度并行的数据密集型计算,例如图形处理、科学计算、深度学习等,但在处理一些计算任务上可能效率不如cpu高,且功耗较大。

4、fpga芯片,由于具备灵活、现场可编程和高并行等特性而备受青睐。利用fpga的并行计算能力和低延迟特性,实现电磁算法的硬件加速器与加速方法被广泛应用。例如,使用fpga对时域有限差分法的加速计算已经提出多种方法,并取得了良好的加速效果。但是针对物理光学法的fpga加速实现还未有人提及。因此,需要一种在fpga上实现物理光学法加速的方法,以充分利用fpga的并行性,优化程序计算流程。


技术实现思路

1、为了解决现有技术中存在的上述问题,本专利技术提供了一种实现物理光学法的硬件加速器架构及实现方法。本专利技术要解决的技术问题通过以下技术方案实现:

2、本专利技术提供了一种实现物理光学法的硬件加速器架构,设置于fpga上,用于计算雷达目标的雷达散射面,包括:

3、双倍速率同步动态随机存储器,用于存储所述雷达目标的表面剖分信息,所述雷达目标的表面剖分信息包括若干个三角面元;

4、遮挡判断模块,用于从所述双倍速率同步动态随机存储器中读取所述三角面元,对所述三角面元进行遮挡判断,得到被照亮的三角面元;

5、照亮面元fifo,用于存储所述被照亮的三角面元;

6、反射系数计算模块,用于从所述照亮面元fifo中读取所述被照亮的三角面元,对所述被照亮的三角面元进行反射系数计算,得到反射系数;

7、高斯积分计算模块,与所述反射系数计算模块并行设置,用于从所述照亮面元fifo中读取所述被照亮的三角面元,对所述被照亮的三角面元进行高斯积分计算,得到高斯积分结果;

8、参数计算模块,用于计算得到计算参数,所述计算参数用于所述反射系数计算和所述高斯积分计算;

9、rcs计算单元,用于根据所述高斯积分结果计算所述雷达目标的雷达散射面值;

10、rcs结果fifo,用于存储所述雷达目标的雷达散射面值。

11、在本专利技术的一个实施例中,所述fpga连接外部pc,在所述fpga与外部pc之间通过万兆光模块进行数据传递,包括:

12、所述万兆光模块接收由所述外部pc输入的程序计算入口参数和所述雷达目标的表面剖分信息,并传递给所述fpga;

13、通过所述万兆光模块接收所述雷达目标的雷达散射面值,并传递给所述外部pc。

14、在本专利技术的一个实施例中,所述遮挡判断模块通过判断所述若干个三角面元能否被入射波照亮来进行遮挡判断,将所述被照亮的三角面元存入所述照亮面元fifo中,并丢弃未被照亮的三角面元。

15、在本专利技术的一个实施例中,所述参数计算模块获取程序计算入口参数,并根据所述程序计算入口参数计算得到所述计算参数。

16、在本专利技术的一个实施例中,所述反射系数计算模块和所述高斯积分计算模块均有若干个,若干个所述反射系数计算模块和若干个所述高斯积分计算模块并行计算。

17、本专利技术还提供了一种实现物理光学法的硬件加速器架构的实现方法,包括:

18、s1:通过双倍速率同步动态随机存储器存储雷达目标的表面剖分信息,所述雷达目标的表面剖分信息包括:若干个三角面元;

19、s2:通过遮挡判断模块从所述双倍速率同步动态随机存储器中读取三角面元,对所述三角面元进行遮挡判断,得到被照亮的三角面元;

20、s3:通过照亮面元fifo存储所述被照亮的三角面元;

21、s4:通过反射系数计算模块和高斯积分计算模块从所述照亮面元fifo中读取所述被照亮的三角面元;

22、s5:在所述遮挡判断模块读取所述三角面元的同时,通过参数计算模块计算得到计算参数;

23、s6:所述反射系数计算模块根据所述被照亮的三角面元和所述计算参数计算得到反射系数;所述高斯积分计算模块根据所述被照亮的三角面元、所述计算参数和所述反射系数计算得到高斯积分结果;

24、s7:重复执行s2~s6,直至得到全部的所述被照亮的三角面元的所述高斯积分结果,将全部的所述高斯积分结果相加存入rcs计算单元;

25、s8:通过所述rcs计算单元计算得到所述雷达目标的雷达散射面值;...

【技术保护点】

1.一种实现物理光学法的硬件加速器架构,其特征在于,设置于FPGA上,用于计算雷达目标的雷达散射面,包括:

2.根据权利要求1所述的实现物理光学法的硬件加速器架构,其特征在于,所述FPGA连接外部PC,在所述FPGA与外部PC之间通过万兆光模块进行数据传递,包括:

3.根据权利要求1所述的实现物理光学法的硬件加速器架构,其特征在于,所述遮挡判断模块(200)通过判断所述若干个三角面元能否被入射波照亮来进行遮挡判断,将所述被照亮的三角面元存入所述照亮面元FIFO(300)中,并丢弃未被照亮的三角面元。

4.根据权利要求2所述的实现物理光学法的硬件加速器架构,其特征在于,所述参数计算模块(600)获取程序计算入口参数,并根据所述程序计算入口参数计算得到所述计算参数。

5.根据权利要求1所述的实现物理光学法的硬件加速器架构,其特征在于,所述反射系数计算模块(400)和所述高斯积分计算模块(500)均有若干个,若干个所述反射系数计算模块(400)和若干个所述高斯积分计算模块(500)并行计算。

6.一种实现物理光学法的硬件加速器架构的实现方法,其特征在于,包括:

7.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法,其特征在于,所述S2包括:

8.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法,其特征在于,当所述照亮面元FIFO中存储的所述被照亮的三角面元的数量小于或等于两个时,重复执行S2~S3后执行S4。

9.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法,其特征在于,所述反射系数计算模块与高斯积分计算模块的计算同时开始。

10.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法,其特征在于,所述雷达目标的雷达散射面值通过32位单精度浮点数表示。

...

【技术特征摘要】

1.一种实现物理光学法的硬件加速器架构,其特征在于,设置于fpga上,用于计算雷达目标的雷达散射面,包括:

2.根据权利要求1所述的实现物理光学法的硬件加速器架构,其特征在于,所述fpga连接外部pc,在所述fpga与外部pc之间通过万兆光模块进行数据传递,包括:

3.根据权利要求1所述的实现物理光学法的硬件加速器架构,其特征在于,所述遮挡判断模块(200)通过判断所述若干个三角面元能否被入射波照亮来进行遮挡判断,将所述被照亮的三角面元存入所述照亮面元fifo(300)中,并丢弃未被照亮的三角面元。

4.根据权利要求2所述的实现物理光学法的硬件加速器架构,其特征在于,所述参数计算模块(600)获取程序计算入口参数,并根据所述程序计算入口参数计算得到所述计算参数。

5.根据权利要求1所述的实现物理光学法的硬件加速器架构,其特征在于,所述反射系数计算模块(4...

【专利技术属性】
技术研发人员:刘松华赵凌轩潘伟涛宁琛计旭
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1