【技术实现步骤摘要】
本专利技术属于半导体，涉及一种具有深沟槽结构的半导体结构及其制作方法。
技术介绍
1、在集成电路结构中，不同电子元件之间的电气隔离是至关重要的问题，如果电子元件之间的电气隔离效果不足，会导致电路结构中不同部分之间电流及信号的干扰，从而降低电路的性能与可靠性。为了解决上述问题，深沟槽隔离(deep trench isolation，简称dti)技术应运而生，通过使用dti技术，可以有效地减少电子元件之间的串扰效应。
2、深沟槽隔离工艺的核心是通过在晶圆上制造深沟槽，将不同电子元件之间的区域隔离开来，在晶圆上实现高度集成的电子元件之间的电气隔离，提高集成电路的密度和性能，显著降低电子元件之间的串扰效应，从而提高电路的可靠性和稳定性。除了深沟槽隔离工艺之外，深沟槽结构还普遍应用于功率器件结构(例如，超级结mosfet)中以提高器件工作性能，可以认为，深沟槽工艺已成为集成电路提高集成度、降低能耗的关键技术。但是，目前，随着深沟槽深宽比的逐渐增大，对深沟槽进行填充的工艺难度日益增大，深沟槽提前封口导致沟槽内部未充分填充的现象极易发生，请参阅图1，显示为深沟槽填充时提前封口现象的简化结构示意图，其中，在衬底101表面依次形成氧化硅及氮化硅作为掩膜层102后，对衬底101进行刻蚀得到深沟槽并向深沟槽内填充材料103的过程中，由于深沟槽的高深宽比结构特性导致深沟槽内部未完全填充时深沟槽的开口即封闭，使得最终制作得到的深沟槽结构内部的填充层之间存在空隙或孔洞，对半导体器件的性能(例如，耐压性能)造成了严重影响。
3、因此，
4、应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种具有深沟槽结构的半导体结构及其制作方法，用于解决现有技术中易发生深沟槽未充分填充而导致器件性能受到严重影响的问题。
2、为实现上述目的及其他相关目的，本专利技术提供一种具有深沟槽结构的半导体结构的制作方法，包括以下步骤：
3、提供一衬底；
4、形成第一沟槽于所述衬底中，所述第一沟槽的侧壁与所述第一沟槽的底壁具有第一夹角；
5、形成叠层介质层于所述第一沟槽的内壁以构成第二沟槽，所述第二沟槽的侧壁与所述第二沟槽的底壁具有第二夹角，所述第二夹角大于所述第一夹角。
6、可选地，形成所述叠层介质层的方法包括以下步骤：
7、形成第一氧化层于所述第一沟槽的内壁；
8、形成氧化材料层于所述衬底上，所述氧化材料层还填充进所述第一沟槽内；
9、对所述氧化材料层进行刻蚀以得到第二氧化层，所述第二氧化层至少覆盖所述第一氧化层的上表面，位于所述第一沟槽内的所述第一氧化层与所述第二氧化层构成所述叠层介质层。
10、可选地，形成所述第一氧化层的方法包括热氧法，形成所述氧化材料层的方法包括低压化学气相沉积法，对所述氧化材料层进行刻蚀的方法包括干法刻蚀。
11、可选地，形成所述氧化材料层的气体源包括teos，形成所述氧化材料层的温度范围是550℃～650℃。
12、可选地，所述第一氧化层的厚度小于或等于3000a，所述氧化材料层位于所述第一沟槽内的部分的厚度与所述氧化材料层位于所述衬底上方的部分的厚度之比小于或等于0.6。
13、可选地，所述第一夹角的角度范围是87.5°～90°，所述第二夹角的角度范围是105°～115°。
14、可选地，所述第一沟槽的深宽比大于或等于3:1，所述第一沟槽的深度大于或等于10μm。
15、可选地，还包括形成填充层于所述第二沟槽中以得到所述深沟槽结构的步骤，所述填充层的材料包括多晶硅及二氧化硅中的至少一种。
16、可选地，所述深沟槽结构包括深沟槽隔离结构及超级结栅极中的至少一种。
17、本专利技术还提供一种具有深沟槽结构的半导体结构，包括：
18、衬底；
19、第一沟槽，位于所述衬底中，所述第一沟槽的侧壁与所述第一沟槽的底壁具有第一夹角；
20、叠层介质层，位于所述第一沟槽的内壁并构成第二沟槽，所述第二沟槽的侧壁与所述第二沟槽的底壁具有第二夹角，所述第二夹角大于所述第一夹角。
21、如上所述，本专利技术的具有深沟槽结构的半导体结构的制作方法，通过叠层介质层的制作以改善沟槽的整体形貌，从而实现深沟槽的充分填充以得到性能优良的深沟槽结构，可以用于制作功能不同的深沟槽结构，应用范围广泛，制作方法简单易实现，成本低廉，适于大规模生产。本专利技术的具有深沟槽结构的半导体结构，深沟槽结构内部充分填充且性能优良，制作成本低廉。
本文档来自技高网...【技术保护点】
1.一种具有深沟槽结构的半导体结构的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的具有深沟槽结构的半导体结构的制作方法，其特征在于，形成所述叠层介质层的方法包括以下步骤：
3.根据权利要求2所述的具有沟槽结构的半导体结构的制作方法，其特征在于：形成所述第一氧化层的方法包括热氧法，形成所述氧化材料层的方法包括低压化学气相沉积法，对所述氧化材料层进行刻蚀的方法包括干法刻蚀。
4.根据权利要求2所述的具有沟槽结构的半导体结构的制作方法，其特征在于：形成所述氧化材料层的气体源包括TEOS，形成所述氧化材料层的温度范围是550℃～650℃。
5.根据权利要求2所述的具有沟槽结构的半导体结构的制作方法，其特征在于：所述第一氧化层的厚度小于或等于3000A，所述氧化材料层位于所述第一沟槽内的部分的厚度与所述氧化材料层位于所述衬底上方的部分的厚度之比小于或等于0.6。
6.根据权利要求1所述的具有沟槽结构的半导体结构的制作方法，其特征在于：所述第一夹角的角度范围是87.5°～90°，所述第二夹角的角度范围是105°～11
7.根据权利要求1所述的具有沟槽结构的半导体结构的制作方法，其特征在于：所述第一沟槽的深宽比大于或等于3:1，所述第一沟槽的深度大于或等于10μm。
8.根据权利要求1所述的具有沟槽结构的半导体结构的制作方法，其特征在于，还包括形成填充层于所述第二沟槽中以得到所述深沟槽结构的步骤，所述填充层的材料包括多晶硅及二氧化硅中的至少一种。
9.根据权利要求1所述的具有沟槽结构的半导体结构的制作方法，其特征在于：所述深沟槽结构包括深沟槽隔离结构及超级结栅极中的至少一种。
10.一种具有深沟槽结构的半导体结构，其特征在于，包括：
...【技术特征摘要】
1.一种具有深沟槽结构的半导体结构的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的具有深沟槽结构的半导体结构的制作方法，其特征在于，形成所述叠层介质层的方法包括以下步骤：
3.根据权利要求2所述的具有沟槽结构的半导体结构的制作方法，其特征在于：形成所述第一氧化层的方法包括热氧法，形成所述氧化材料层的方法包括低压化学气相沉积法，对所述氧化材料层进行刻蚀的方法包括干法刻蚀。
4.根据权利要求2所述的具有沟槽结构的半导体结构的制作方法，其特征在于：形成所述氧化材料层的气体源包括teos，形成所述氧化材料层的温度范围是550℃～650℃。
5.根据权利要求2所述的具有沟槽结构的半导体结构的制作方法，其特征在于：所述第一氧化层的厚度小于或等于3000a，所述氧化材料层位于所述第一沟槽内的部分的厚度与所述氧化材料层位于所述衬...
【专利技术属性】
技术研发人员：张强，廖黎明，仇峰，张蔷，胡林辉，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。