【技术实现步骤摘要】
本申请涉及adc时序生成领域，特别是涉及时钟信号产生装置、电子设备及转换数据读取方法。
技术介绍
1、adc芯片的驱动时序为非标准的多路复杂同步时序，通常没有现成的硬件模块直接产生，主要通过软件和硬件结合的方式生成对应的时序信号，在时序生成的整个过程需软件参与控制，影响程序运行的效率，浪费软件运行资源。特别地，对于高频的时序，还需依赖fpga或搭建特定的硬件电路，成本较高，可控性和灵活性不强。
技术实现思路
1、本申请至少提供时钟信号产生装置、电子设备及转换数据读取方法，用于解决现有技术的上述问题。
2、本申请第一方面提供了一种时钟信号产生装置，与至少一个adc芯片连接，时钟信号产生装置包括：
3、至少一个接口模块，用于与对应的adc芯片连接，以从adc芯片接收转换信号；
4、至少一个时钟信号产生模块，时钟信号产生模块包括：
5、时钟转换器，用于接收时钟源信号，并基于时钟信号产生至少一对第一时钟信号和第二时钟信号，时钟转换器用于将同一对第一时钟信号中的一个时钟信号传输至接口模块的第一端口，将同一对第一时钟信号中的另一个时钟信号传输至adc芯片，同一对第一时钟信号中的一个时钟信号和另一个时钟信号的占空比不同，时钟转换器用于将第二时钟信号传输至adc芯片和接口模块的第二端口；
6、读写存储器，连接时钟转换器，用于修改第二时钟信号的时序，以使第二时钟信号与转换信号的时序一致。
7、可选地，时钟转换器包括第一时钟转换器
8、可选地，第二时钟信号包括周期脉冲信号与触发信号，相邻的两个触发信号之间具有多个周期脉冲信号，第一读写存储器基于触发信号修改第一时钟转换器的寄存器配置，以更改第二时钟信号的电平状态。
9、可选地，时钟信号产生装置包括时钟源，时钟源用于产生时钟源信号。
10、可选地，时钟转换器还包括第二时钟转换器，用于接收时钟源信号，并基于时钟信号产生至少一对第一时钟信号，至少一对第一时钟信号的对数和与时钟信号产生装置连接的adc芯片的数量相同。
11、可选地，时钟转换器包括第三时钟转换器，读写存储器包括第二读写存储器，第三时钟转换器连接第二时钟转换器和第二读写存储器，第二读写存储器进一步连接时钟源。
12、可选地，第三时钟转换器设置有预设阈值，第三时钟转换器判断到转换数据的数量大于预设阈值产生停止指令，通过停止指令触发第二读写存储器，第二读写存储器用于修改时钟源的寄存器配置，控制时钟源停止输出时钟源信号。
13、可选地，时钟信号产生装置包括多个时钟信号产生模块，多个时钟信号产生模块中的一个时钟信号产生模块包括时钟源，用于向多个时钟信号产生模块中的其他时钟信号产生模块提供时钟源信号。
14、本申请第二方面提供了一种电子设备，该电子设备包括至少一个adc芯片以及如上述的时钟信号产生装置，adc芯片连接时钟信号产生装置，以使时钟信号产生装置从adc芯片接收转换信号。
15、本申请第三方面提供了一种转换数据读取方法，该转换数据读取方法包括：
16、时钟信号产生模块基于时钟源信号产生至少一对第一时钟信号和第二时钟信号；
17、adc芯片基于第一时钟信号和第二时钟信号输出转换信号；
18、接口模块基于第一时钟信号与第二时钟信号从adc芯片接收转换信号。
19、本申请的有益效果是：区别于现有技术，本申请时钟信号产生装置包括连接adc芯片的接口模块以及与该接口模块相连的时钟信号产生模块，并且时钟信号产生模块由简单的时钟转换器以及读写存储器构成，配置简单灵活；其中时钟转换器输出对应的第一时钟信号以及第二时钟信号至adc芯片以及接口模块，以使接口模块从adc芯片接收转换信号，并且读写存储器由时钟转换器自身生成的第二时钟信号触发，以更改第二时钟信号的时序，使其与通过接口模块从adc芯片接收的转换信号的时序一致，即时钟信号产生模块产生的时钟信号可以自动触发，无需软件干预，使用简单。
20、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
本文档来自技高网...【技术保护点】
1.时钟信号产生装置，其特征在于，与至少一个ADC芯片连接，所述时钟信号产生装置包括：
2.根据权利要求1所述的时钟信号产生装置，其特征在于，所述时钟转换器包括第一时钟转换器，所述读写存储器包括第一读写存储器，所述第一时钟转换器连接所述第一读写存储器，所述第一时钟转换器基于所述时钟源信号产生所述第二时钟信号，并将所述第二时钟信号传输至所述ADC芯片和所述接口模块的第二端口。
3.根据权利要求2所述的时钟信号产生装置，其特征在于，所述第二时钟信号包括周期脉冲信号与触发信号，相邻的两个所述触发信号之间具有多个所述周期脉冲信号，所述第一读写存储器基于所述触发信号修改所述第一时钟转换器的寄存器配置，以更改所述第二时钟信号的电平状态。
4.根据权利要求1至3任一项所述的时钟信号产生装置，其特征在于，所述时钟信号产生装置包括时钟源，所述时钟源用于产生所述时钟源信号。
5.根据权利要求4所述的时钟信号产生装置，其特征在于，所述时钟转换器还包括第二时钟转换器，用于接收所述时钟源信号，并基于所述时钟信号产生所述至少一对第一时钟信号，所述至少一对第一时
6.根据权利要求5所述的时钟信号产生装置，其特征在于，所述时钟转换器包括第三时钟转换器，所述读写存储器包括第二读写存储器，所述第三时钟转换器连接所述第二时钟转换器和所述第二读写存储器，所述第二读写存储器进一步连接所述时钟源。
7.根据权利要求6所述的时钟信号产生装置，其特征在于，所述第三时钟转换器设置有预设阈值，所述第三时钟转换器判断到所述转换数据的数量大于所述预设阈值产生停止指令，通过所述停止指令触发所述第二读写存储器，所述第二读写存储器用于修改所述时钟源的寄存器配置，控制所述时钟源停止输出所述时钟源信号。
8.根据权利要求4所述的时钟信号产生装置，其特征在于，时钟信号产生装置包括多个所述时钟信号产生模块，多个所述时钟信号产生模块中的一个时钟信号产生模块包括所述时钟源，用于向多个所述时钟信号产生模块中的其他时钟信号产生模块提供所述时钟源信号。
9.一种电子设备，其特征在于，所述电子设备包括至少一个ADC芯片以及如权利要求1-8中任一项所述的时钟信号产生装置，所述ADC芯片连接所述时钟信号产生装置，以使所述时钟信号产生装置从所述ADC芯片接收转换信号。
10.一种转换数据读取方法，其特征在于，包括：
...【技术特征摘要】
1.时钟信号产生装置，其特征在于，与至少一个adc芯片连接，所述时钟信号产生装置包括：
2.根据权利要求1所述的时钟信号产生装置，其特征在于，所述时钟转换器包括第一时钟转换器，所述读写存储器包括第一读写存储器，所述第一时钟转换器连接所述第一读写存储器，所述第一时钟转换器基于所述时钟源信号产生所述第二时钟信号，并将所述第二时钟信号传输至所述adc芯片和所述接口模块的第二端口。
3.根据权利要求2所述的时钟信号产生装置，其特征在于，所述第二时钟信号包括周期脉冲信号与触发信号，相邻的两个所述触发信号之间具有多个所述周期脉冲信号，所述第一读写存储器基于所述触发信号修改所述第一时钟转换器的寄存器配置，以更改所述第二时钟信号的电平状态。
4.根据权利要求1至3任一项所述的时钟信号产生装置，其特征在于，所述时钟信号产生装置包括时钟源，所述时钟源用于产生所述时钟源信号。
5.根据权利要求4所述的时钟信号产生装置，其特征在于，所述时钟转换器还包括第二时钟转换器，用于接收所述时钟源信号，并基于所述时钟信号产生所述至少一对第一时钟信号，所述至少一对第一时钟信号的对数和与所述时钟信号产生装置连接的adc芯片的数量相同。
<...【专利技术属性】
技术研发人员：周家兴，
申请(专利权)人：广州视源电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。