降低存储单元电容器的缺陷的方法技术

本发明专利技术提供了一种形成圆柱形堆叠式电容器结构的方法。提供半导体衬底。在存储单元区中形成存储节点结构。形成覆盖所述存储节点结构的介电层。利用图案化和第一蚀刻工艺暴露所述存储节点。形成覆盖所述暴露的存储节点的多晶硅层和表面粗糙多晶硅层。掩蔽所述存储单元区并暴露外围区。利用化学干法蚀刻工艺去除所述外围区中的表面粗糙多晶硅层和多晶硅层。平面化所述表面粗糙多晶硅层和多晶硅层，并继之以电介质凹陷。所形成的圆柱形堆叠式电容器结构基本上没有由外围区中残余的表面粗糙多晶硅引起的缺陷，由此提高了装置的产量并增大了工艺范围。

【技术实现步骤摘要】

本专利技术涉及用于半导体装置制造的集成电路及其加工。特别地，本专利技术提供了一种制造通常称为DRAM的动态随MM储器的电容器结构 的方法和结构。但是应该认识到，本专利技术的适用范围要广泛得多。
技术介绍
集成电路已经将在单个硅片上制造的互连装置由几个发展到数百万 个。传统的集成电路所提供的性能及复杂程度已远远超过了最初所想象 的。为了提高复杂度和电路密度(即，在给定的芯片面积上能够封装的装 置数量)，最小的装置特征尺寸，也就是爿>知的装置"几何形状"，已经随 着每一代集成电路而变得更小。增加电路密度不仅提高了集成电路的复杂度和性能，而且为用户提供 了更低成本的部件。 一套集成电路或芯片生产设备可能要花费几亿甚至几 十亿美元。每个生产设备都有一定的晶片生产量，而且每个晶片上都要有 一定数量的集成电路。因此，通过把集成电路上的各个装置做得更小，就 可以在每一个晶片上4故更多的装置，由此增加生产设备的产量。将装置做得更小是非常具有挑战性的，因为集成电路制造过程中的每一道工艺都有 其局限性。也就是说，特定的工艺典型地只能减低到某个特征尺寸，然后 就需要改变工艺或装置布局。另外，因为装置需要越来越快的设计，某些 传统的工艺和材料就会存在工艺局限性。这种工艺的示例是制造动态随;IM^取存储器的单元区。其中，这种 工艺包括那些用于堆叠式电容器和沟槽式电容器中的存储阵列的工艺。 尽管已经有了重大的改进，然而这种设计仍然存在很多局限性。仅仅作 为一个示例，这些设计必须变得越来越小，但是仍然要提供有效的装置 可靠性和可操作性。另外，这些传统的单元区域往往难以制造，并且通 常需要复杂的制造工艺和结构。下面将贯穿本说明书特别是下面的内容， 对这些及其它局限性做更加详细的描述。由以上所述可以看出，需要一种改进的技术来加工半导体装置。
技术实现思路
根据本专利技术，提供了用于半导体装置制造的集成电路及其加工技术。特别地，本专利技术提供了制造通常称为DRAM的动态随M取存储装置的 电容器的方法和结构。但是应该认识到，本专利技术的适用范围要广泛得多。在一个具体的实施例中，本专利技术提供了一种制造诸如动态随MM 储装置、专用集成电路装置、微处理器装置这样的集成电路装置的方法。 所述方法包括提供半导体衬底，例如硅晶片，晶片的尺寸为300毫米或更 大。所述半导体衬底有表面区。所述方法包括形成覆盖所a面区的平面 化的介电层(例如，硼磷硅酸盐玻璃、氟化玻璃、大气氧化物)。所述平 面化的介电层有电容器区和外围区。所述外围区有凹陷区，其特点在于所 述凹陷区的尺寸约为l微米或更小。所述方法包括形成所述电容器区内的一个或多个圆柱形堆叠式电容器结构。所述方法包括形成覆盖所述一个或 多个圆柱形堆叠式电容器结构及所述外围区的覆盖式(blanket)表面^U^多晶硅材料。所i^a盖式表面扭隨多晶硅材料有一部分被所述凹陷区俘获 (trap)。在一个优选的实施例中，使用化学气相淀积或其他适当的技术淀 积所M盖式表面粗糙多晶硅材料。所述方法形成覆盖所述一个或多个圆 柱形堆叠式电容器结构但至少暴露所述外围区中的凹陷区的掩模层。在一 个优选的实施例中，采用光刻技术图案化所述4^模层。所述方法包括将等 离子体蚀刻环境作用于所述包括被俘获的覆盖式表面粗糙多晶硅材料的 所述部分的至少凹陷区，以去除所述被俘获的覆盖式表面粗糙多晶硅材 料。所述方法包括使用化学^平面化工艺加工包括至少所逸暴露的凹陷 区的上部区以去除覆盖所述外围区的一部分的任何残留的覆盖式表面粗 糙多晶硅材料以及至少一个其它层。在一个可替换的实施例中，本专利技术提供了一种制造集成电路装置的方 法。所述方法包括提供半导体衬底，例如硅晶片，晶片的尺寸为300亳米 或更大。所述半导体衬底有表面区。所述方法包括形成覆盖所W面区的 平面化的介电层。所述平面化的介电层有平面化的表面区。在一个优选的 实施例中，所述平面化的介电层在空间上置于电容器区内。外围区的一部 分相对于所述平面化的介电区的平面化的表面区是凹陷的。所述方法包括 形成覆盖所述平面化的表面区和所述外围区的覆盖式的导电材料。所述导电材料有一部分被所述外围区的一部分俘获。所述方法包括形成覆盖所述 平面化的表面区的一部分但至少暴露出所述外围区的所述部分的掩模层。 所述方法包括将等离子体蚀刻环境作用于所述外围区中的覆盖式导电材 料的至少所述部分，以去除所述外围区中的覆盖式导电材料。在一个优选 的实施例中，所述方法包括使用化学机械平面化工艺加工包括至少所述平 面化的导电材料的所述部分的上部区，以去除任何残留材料及至少一个其 它层。在另 一个可替换的实施例中，本专利技术提供了 一种制造集成电路装置的 方法。所述方法包括提供半导体衬底，所述半导体衬底有表面区。所述方 法包括形成覆盖所述表面区的平面化的介电层。所述平面化的介电层有平 面化的表面区和外围区。在一个优选的实施例中，所述外围区有凹陷区， 所述凹陷区的尺寸约为l微米或更小。所述方法包括形成覆盖所述平面化 的表面区和外围区的覆盖式导电材料。所^t盖式导电材料有一部分被俘 获在所述外围区的一部分中。所述方法包括形成覆盖所述平面化的表面区 的一部分但至少暴露所述外围区内的凹陷区的^^模层。所述方法还包括将 等离子体蚀刻环境作用于包括所述覆盖式导电材料的所述部分的至少凹 陷区的所述部分，以至少去除所述外围区的凹陷区中的覆盖式导电材料。本专利技术与传统技术相比，可以获得很多益处。例如，本技术提供了 一种依赖于传统技术的易于使用的工艺。在一些实施例中，该方法提高了 每个晶片可出产芯片数的装置产量。此外，所述方法提供了一种与传统工艺技^M目兼容的工艺而无需对传统的设备和工艺进行实质修改。所形成的 集成电路装置基本上没有由残存在外围区中的导电材料引起的缺陷。优选地，本专利技术为0.18微米或更小的设计规则提供了改进的工艺集成。特别地， 根据优选的实施例，本专利技术允许电容器结构之间的距离小于约0.1到约0.15 微米。已经证明由于缺陷减少，产量提高了40%。依赖于实施例，可以获 得这些益处中的一个或多个。下面将贯穿本说明书特别是下面的部分，对 这些及其它益处做更加详细的描述。参照下面的详细说明和附图，本专利技术的各个其它 的、特征及优点将 会被更充分地理解。附图说明图l(a)描述了制造动态随机存取存储器的电容器结构的传统方法；图l(b)为扫描电子显微镜照片，显示了由使用制造动态随机存取存 储器的电容器结构的传统方法的缺陷引起的双位失效(pair bit failure);图2为根据本专利技术的实施例制造电容器结构的优选方法的简化流程图3至11为根据本专利技术的实施例形成存储装置电容器结构的方法的 简化图12为根据本专利技术实施例的存储装置完整的电容器结构的筒化剖面图。具体实施例方式根据本专利技术，提供了用于半导体装置制造的集成电路及其加工技术。通过示例，本专利技术提供了一种制造通常称为DRAM的动态随MM储 装置的电容器的方法。但是应该认识到，本专利技术的适用范围要广泛得多。 例如，本专利技术可应用于微处理器装置、存储装置、专用集成电路装置及其 它。制造集成电路装置的方法可概述如下1. 提供半导体衬底，例如硅晶片，晶片的尺寸为300亳米或更大；2. 提供所述半导体衬底上的表面区；3. 形成覆盖本文档来自技高网...

【技术保护点】
一种制造集成电路装置的方法，所述方法包括：　提供半导体衬底，所述半导体衬底包括表面区；　形成覆盖所述表面区的平面化的介电层，所述平面化的介电层有电容器区和外围区，所述外围区有凹陷区，所述凹陷区具有约１微米或更小的尺度；　在 所述电容器区内形成一个或多个圆柱形堆叠式电容器结构；　形成覆盖所述一个或多个圆柱形堆叠式电容器结构及所述外围区的覆盖式表面粗糙多晶硅材料，所述覆盖式表面粗糙多晶硅材料有一部分被包括所述凹陷区的外围区的一部分俘获；　形成覆盖所述一 个或多个圆柱形堆叠式电容器结构但至少暴露出所述外围区中凹陷区的掩模层；　将等离子蚀刻环境作用于所述包括被俘获的覆盖式表面粗糙多晶硅材料一部分的至少凹陷区，以去除所述被俘获的覆盖式多晶硅材料；以及　使用化学机械平面化工艺加工包括至 少所述暴露的凹陷区的上部区，以去除覆盖所述外围区的一部分的任何残留的所述覆盖式表面粗糙多晶硅材料以及至少一个其它层。

【技术特征摘要】

【专利技术属性】
技术研发人员：金玲，林大成，游智星，程蒙召，傅焕松，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]