【技术实现步骤摘要】
本专利技术属于集成电路上电复位领域，具体涉及一种翻转阈值可调的低压抗电源扰动的复位电路。
技术介绍
1、现有的复位电路包括por(power on reset，上电复位)电路和pdr(power downreset，下电复位)电路，复位电路大多基于跟mos管阈值电压进行比较而产生，因此其翻转阈值受pvt(工艺、电压、温度)影响很大，阈值电压无法精确给出。
2、在现代集成电路应用情况下，por的作用是保证施加电源后，模拟和数字模块能够初始化至已知状态。基本por功能会产生一个内部复位脉冲信号以避免竞争产生，并且使器件保持静止状态，直至电源上升到一个能够保证正常工作的阈值。同理，pdr电路的作用是当供电电源电压下降到一定的阈值时，pdr电路要产生一个复位信号，将其控制的系统置于复位状态以防止在低供电的状态下电路产生误信号和误动作。
3、由于现有技术中的复位电路依赖mos管作为开关，而mos管的阈值电压本身存在飘逸，导致复位电路的实际阈值变化大，导致有可能电源达到预设阈值时，电路仍然没有进行复位，复位电路丧失复位性能，或者导致电源未达到预设阈值时，电路已经被误触发，进入复位状态。
技术实现思路
1、针对现有技术中存在的缺陷，本专利技术的目的在于提供一种翻转阈值可调的低压抗电源扰动的复位电路，通过生成可调阈值电压，分别产生稳定和精确的por和pdr阈值。通过带隙基准电路来保证整个por/pdr基准点的稳定和偏置电流的选取，降低温度和电源波动引起的翻转点不稳定对电路造
2、为达到以上目的，本专利技术采用的技术方案是：一种翻转阈值可调的低压抗电源扰动的复位电路，所述复位电路包括带隙基准电路、电压产生器、比较器以及施密特触发器，带隙基准电路与电压产生器进行连接，以向电压产生器提供基准电压vref，在输入基准电压vref后电压产生器输出阈值电压vth，带隙基准电路输出和电压产生器输出均连接至比较器的输入，比较器的输出连接施密特触发器输入，施密特触发器的输出连接复位电路信号por/pdr，当阈值电压vth低于基准电压vref时，比较器处于锁定状态；当阈值电压vth上升到超过基准电压vref时，比较器输出的状态发生改变，输出发生翻转，施密特触发器对输入信号再一次进行检测并延时，当输入信号达到翻转阈值时，输出复位信号。
3、进一步，所述带隙基准电路用于提供基准电压vref和参考电流iref，并由此产生偏置电流ib1、ib2以及ib3。
4、进一步，所述电压产生器用于产生不同大小的阈值电压vth。
5、进一步，所述由带隙基准电路输出参考电流产生的偏置电流节点nib1连接至电压产生器，偏置电流节点nib2和nib3均连接至比较器。
6、进一步，所述带隙基准电路产生的参考电流节点nib与nmos管m0的漏极相连，nmos管m0的漏极和栅极短接，nmos管m0的栅极、nmos管m1的栅极、nmos管m2的栅极以及nmos管m3的栅极相连接，nmos管m0的源极、nmos管m1的源极、nmos管m2的源极以及nmos管m3的源极均接地，nmos管m1的漏极为偏置电流节点nib1，nmos管m2的漏极为偏置电流节点nib2，nmos管m3的漏极为偏置电流节点nib3。
7、进一步，所述带隙基准电路包括pmos管m4-m7、m10-m12，nmos管m8、m9、m13、m14，三极管q1-q2、第二施密特触发器电路、二极管d1-d2、电阻r1-r4，pmos管m4、m5、m6、m7、m10、m11以及m12的源极均连接至电源vdd，nmos管m13和m14的源极以及三极管q1和q2的集电极均接地，pmos管m4的漏极与nmos管m13的漏极相连，pmos管m4的栅极连接至二极管d1的正极，二极管d1的负极连接至电源vdd，nmos管m13的栅极连接第二施密特触发器电路的输出，第二施密特触发器电路的输入连接基准电压vref，nmos管m13的栅极和m14的栅极相连接，nmos管m14的漏极连接至pmos管m4的栅极与二极管d1的正极之间，pmos管m6的栅极与pmos管m7的栅极相连接，pmos管m6的漏极与nmos管m8的漏极相连接，pmos管m7的漏极与nmos管m9的漏极相连接，nmos管m8的源极与nmos管m9的源极相连接，nmos管m8的源极和nmos管m9的源极通过串联电阻r1和r2接地，pmos管m6的栅极连接至二极管d2的正极，二极管d2的负极连接至电源vdd，pmos管m6的栅极和漏极相连，pmos管m5的漏极连接至pmos管m6的栅极与pmos管m7的栅极之间，pmos管m5的栅极连接使能端，pmos管m4的栅极还连接至pmos管m7的漏极与nmos管m9的漏极之间，pmos管m10、m11以及m12的栅极均连接至pmos管m7的漏极与nmos管m9的漏极之间，pmos管m10的漏极与三极管q1的发射极之间通过电阻r4进行连接，pmos管m11的漏极与三极管q2的发射极之间通过电阻r3进行连接，三极管q1和q2的基极均接地，nmos管m8的栅极连接至pmos管m10的漏极与电阻r4之间，nmos管m9的栅极连接至三极管q2的发射极与电阻r3之间，基准电压vref连接至pmos管m11的漏极与电阻r3之间，pmos管m12的漏极连接参考电流节点nib，同时提供参考电流iref。
8、进一步，所述电压产生器包括pmos管m15-m18、nmos管m19-m20、电阻r5-r8以及电容c1，pmos管m15、m16、m17以及m18的源极均连接至电源vdd，pmos管m15的栅极连接使能端，pmos管m16的栅极与pmos管m17的栅极相连接，pmos管m16的栅极与漏极相短接，pmos管m15的漏极连接至pmos管m16与pmos管m17的栅极，pmos管m16的漏极与nmos管m19的漏极相连，pmos管m17的漏极与nmos管m20的漏极相连，nmos管m19的源极与nmos管m20的源极相连，pmos管m17的漏极与pmos管m18的栅极相连，pmos管m18的漏极通过依次串联的电阻r6-r8接地，在pmos管m18的栅极和漏极之间串联电阻r5以及电容c1，nmos管m19的栅极连接至电阻r7和r8之间，电阻r6和r7之间输出阈值电压vth，nmos管m20的栅极连接带隙基准电路输出的基准电压vref，nmos管m19的源极与nmos管m20的源极均与带隙基准电路输出的偏置电流节点nib1相连。
9、进一步，所述电压产生器通过调节r6、r7、r8的阻值比例，以产生不同大小的阈值电压vth。
10、进一步，所述比较器包括pmos管m21-m23、nmos管m24、m25以及带隙基准电路输出参考电流产生的偏置电流节点nib2，其中pmos管m21、m22以及m23的源极均连接至电源vdd，pmos管m21的栅极连接使能端en，pmos管m21的漏极与pmos管m22的栅极以及pmos管m23的栅极相本文档来自技高网...
【技术保护点】
1.一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述复位电路包括带隙基准电路、电压产生器、比较器以及施密特触发器，带隙基准电路与电压产生器进行连接，以向电压产生器提供基准电压VREF，在输入基准电压VREF后电压产生器输出阈值电压VTH，带隙基准电路输出和电压产生器输出均连接至比较器的输入，比较器的输出连接施密特触发器输入，施密特触发器的输出连接复位电路信号POR/PDR，当阈值电压VTH低于基准电压VREF时，比较器处于锁定状态；当阈值电压VTH上升到超过基准电压VREF时，比较器输出的状态发生改变，输出发生翻转，施密特触发器对输入信号再一次进行检测并延时，当输入信号达到翻转阈值时，输出复位信号。
2.如权利要求1所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述带隙基准电路用于提供基准电压VREF和参考电流IREF，并由此产生偏置电流IB1、IB2以及IB3。
3.如权利要求2所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述电压产生器用于产生不同大小的阈值电压VTH。
4.如权利要求3所述的一种
5.如权利要求4所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述带隙基准电路产生的参考电流节点NIB与NMOS管M0的漏极相连，NMOS管M0的漏极和栅极短接，NMOS管M0的栅极、NMOS管M1的栅极、NMOS管M2的栅极以及NMOS管M3的栅极相连接，NMOS管M0的源极、NMOS管M1的源极、NMOS管M2的源极以及NMOS管M3的源极均接地，NMOS管M1的漏极为偏置电流节点NIB1，NMOS管M2的漏极为偏置电流节点NIB2，NMOS管M3的漏极为偏置电流节点NIB3。
6.如权利要求1所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述带隙基准电路包括PMOS管M4-M7、M10-M12，NMOS管M8、M9、M13、M14，三极管Q1-Q2、第二施密特触发器电路、二极管D1-D2、电阻R1-R4，PMOS管M4、M5、M6、M7、M10、M11以及M12的源极均连接至电源VDD，NMOS管M13和M14的源极以及三极管Q1和Q2的集电极均接地，PMOS管M4的漏极与NMOS管M13的漏极相连，PMOS管M4的栅极连接至二极管D1的正极，二极管D1的负极连接至电源VDD，NMOS管M13的栅极连接第二施密特触发器电路的输出，第二施密特触发器电路的输入连接基准电压VREF，NMOS管M13的栅极和M14的栅极相连接，NMOS管M14的漏极连接至PMOS管M4的栅极与二极管D1的正极之间，PMOS管M6的栅极与PMOS管M7的栅极相连接，PMOS管M6的漏极与NMOS管M8的漏极相连接，PMOS管M7的漏极与NMOS管M9的漏极相连接，NMOS管M8的源极与NMOS管M9的源极相连接，NMOS管M8的源极和NMOS管M9的源极通过串联电阻R1和R2接地，PMOS管M6的栅极连接至二极管D2的正极，二极管D2的负极连接至电源VDD，PMOS管M6的栅极和漏极相连，PMOS管M5的漏极连接至PMOS管M6的栅极与PMOS管M7的栅极之间，PMOS管M5的栅极连接使能端，PMOS管M4的栅极还连接至PMOS管M7的漏极与NMOS管M9的漏极之间，PMOS管M10、M11以及M12的栅极均连接至PMOS管M7的漏极与NMOS管M9的漏极之间，PMOS管M10的漏极与三极管Q1的发射极之间通过电阻R4进行连接，PMOS管M11的漏极与三极管Q2的发射极之间通过电阻R3进行连接，三极管Q1和Q2的基极均接地，NMOS管M8的栅极连接至PMOS管M10的漏极与电阻R4之间，NMOS管M9的栅极连接至三极管Q2的发射极与电阻R3之间，基准电压VREF连接至PMOS管M11的漏极与电阻R3之间，PMOS管M12的漏极连接参考电流节点NIB，同时提供参考电流IREF。
7.如权利要求6所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述电压产生器包括PMOS管M15-M18、NMOS管M19-M20、电阻R5-R8以及电容C1，PMOS管M15、M16、M17以及M18的源极均连接至电源VDD，PMOS管M15的栅极连接使能端，PMOS管M16的栅极与PMOS管M17的栅极相连接，PMOS管M16的栅极与漏极相短接，PMOS管M15的漏极连接至PMOS管M16与PMOS管M17的栅极，PMOS管M16的漏极...
【技术特征摘要】
1.一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述复位电路包括带隙基准电路、电压产生器、比较器以及施密特触发器，带隙基准电路与电压产生器进行连接，以向电压产生器提供基准电压vref，在输入基准电压vref后电压产生器输出阈值电压vth，带隙基准电路输出和电压产生器输出均连接至比较器的输入，比较器的输出连接施密特触发器输入，施密特触发器的输出连接复位电路信号por/pdr，当阈值电压vth低于基准电压vref时，比较器处于锁定状态；当阈值电压vth上升到超过基准电压vref时，比较器输出的状态发生改变，输出发生翻转，施密特触发器对输入信号再一次进行检测并延时，当输入信号达到翻转阈值时，输出复位信号。
2.如权利要求1所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述带隙基准电路用于提供基准电压vref和参考电流iref，并由此产生偏置电流ib1、ib2以及ib3。
3.如权利要求2所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述电压产生器用于产生不同大小的阈值电压vth。
4.如权利要求3所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述由带隙基准电路输出参考电流产生的偏置电流节点nib1连接至电压产生器，偏置电流节点nib2和nib3均连接至比较器。
5.如权利要求4所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述带隙基准电路产生的参考电流节点nib与nmos管m0的漏极相连，nmos管m0的漏极和栅极短接，nmos管m0的栅极、nmos管m1的栅极、nmos管m2的栅极以及nmos管m3的栅极相连接，nmos管m0的源极、nmos管m1的源极、nmos管m2的源极以及nmos管m3的源极均接地，nmos管m1的漏极为偏置电流节点nib1，nmos管m2的漏极为偏置电流节点nib2，nmos管m3的漏极为偏置电流节点nib3。
6.如权利要求1所述的一种翻转阈值可调的低压抗电源扰动的复位电路，其特征在于：所述带隙基准电路包括pmos管m4-m7、m10-m12，nmos管m8、m9、m13、m14，三极管q1-q2、第二施密特触发器电路、二极管d1-d2、电阻r1-r4，pmos管m4、m5、m6、m7、m10、m11以及m12的源极均连接至电源vdd，nmos管m13和m14的源极以及三极管q1和q2的集电极均接地，pmos管m4的漏极与nmos管m13的漏极相连，pmos管m4的栅极连接至二极管d1的正极，二极管d1的负极连接至电源vdd，nmos管m13的栅极连接第二施密特触发器电路的输出，第二施密特触发器电路的输入连接基准电压vref，nmos管m13的栅极和m14的栅极相连接，nmos管m14的漏极连接至pmos管m4的栅极与二极管d1的正极之间，pmos管m6的栅极与pmos管m7的栅极相连接，pmos管m6的漏极与nmos管m8的漏极相连接，pmos管m7的漏极与nmos管m9的漏极相连接，nmos管m8的源极与nmos管m9的源极相连接，nmos管m8的源极和nmos管m9的源极通过串联电阻r1和r2接地，pmos管m6的栅极连接至二极管d2的正极，二极管d2的负极连接至电源vdd，pmos管m6的栅极和漏极相连，pmos管m5的漏极连接至pmos管m6的栅极与pmos管m7的栅极之间，pmos管m5的栅极连接使能端，pmos管m4的栅极还连接至pmos管m7的漏极与nmos管m9的漏极之间，pmos管m10、m11以及m12的栅极均连接至pmos管m7的漏极与nmos管m9的漏极之间，pmos管m10的漏极与三极管q1的发射极之间通过电阻r4进行连接，pmos管m11的漏极与三极管q2的发射极之间通过电阻r3进行连接，三极管q1和q2的基极均接地，nmos管m8的栅极连接至pmos管m10的漏极与电阻r4之间，nmos管m9的栅极连接至三极管q2的发射极与电阻r...
【专利技术属性】
技术研发人员：王世成，武强，
申请(专利权)人：芯创智创新设计服务中心宁波有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。