【技术实现步骤摘要】
本申请涉及半导体，特别是涉及一种测试夹具。
技术介绍
1、半导体芯片是一种由半导体材料制成的微小电路，是现代电子设备的重要组成部分。它能够在极小的空间内集成大量的电子元器件，控制信号、存储数据和运算计算等功能。半导体芯片作为现代电子设备的重要组成部分，在人类社会发展中具有重要的地位和作用。随着科技的不断进步和创新，半导体芯片将继续对各个领域的发展做出贡献。
2、老化测试是半导体芯片制造过程中不可缺少的一步，其目的是验证半导体芯片在长时间使用后的可靠性和性能稳定性。在半导体芯片制造过程中，半导体芯片内部材料的特点决定了它的使用时间是有限的。老化测试可以长时间模拟在高温、高湿和电压波动等极端环境下半导体芯片的运行状态，以此验证芯片的耐久性和寿命。测试夹具是老化测试过程中不可或缺的重要工具，测试夹具用于固定半导体芯片以便进行老化测试，但是，对于传统的测试夹具，通常存在结构复杂的缺陷。
技术实现思路
1、本申请解决的一个技术问题是如何简化测试夹具的结构。
2、一种测试夹具，用于对半导体芯片进行老化测试，所述测试夹具包括：
3、支撑机构，所述支撑机构用于承载多个半导体芯片；
4、电路板，所述电路板设置在所述支撑机构上并用于同时与多个所述半导体芯片电性连接；及
5、抵压机构，所述抵压机构设置在所述电路板上，所述抵压机构用于抵接所述电路板以使所述电路板与半导体芯片接触。
6、在其中一个实施例中，所述支撑机构包括支撑板和定位件
7、在其中一个实施例中，所述定位件上开设有定位孔，所述定位孔沿所述定位件的厚度方向贯穿所述定位件，所述定位孔用于与半导体芯片配合。
8、在其中一个实施例中，所述定位件的边缘凹陷形成有缺口，所述缺口连通所述定位孔；所述定位孔的内壁面凹陷形成凹槽，所述凹槽的数量为多个，多个所述凹槽沿所述定位孔的周向间隔设置。
9、在其中一个实施例中，所述电路板包括主体单元和加电单元，所述主体单元设置在所述支撑机构上，所述加电单元的端部与所述主体单元连接，所述加电单元的数量为多个，多个所述加电单元间隔设置并用于与半导体芯片抵接。
10、在其中一个实施例中，所述加电单元包括加电部，所述加电部的一端与所述主体单元连接，所述加电部的另一端为自由端并与半导体芯片抵接，所述加电部的数量为两个，两个所述加电部相互间隔设置。
11、在其中一个实施例中，所述支撑机构包括限位凸起，所述主体单元上开设有贯穿孔，所述贯穿孔沿所述主体单元的厚度方向贯穿所述主体单元，所述限位凸起与所述贯穿孔配合。
12、在其中一个实施例中，所述抵压机构包括基板、顶板和抵压件，所述基板设置在所述电路板上，所述顶板设置在所述基板上，所述抵压件设置在所述顶板上，所述抵压件用于对所述电路板施加抵压力，所述抵压件的数量为多个，多个所述抵压件相互间隔设置。
13、在其中一个实施例中，所述抵压件具有弹性并包括安装部和抵压部，所述安装部与所述顶板连接，所述抵压部与所述安装部连接并用于抵压所述电路板，所述抵压部的数量为两个，两个所述抵压部间隔设置。
14、在其中一个实施例中，所述抵压部具有抵压面，所述抵压面用于与半导体芯片抵接，所述抵压面为平滑过渡而弯曲的曲面，所述抵压面弯曲所形成的开口背向所述电路板设置；
15、所述基板包括第一基部和第二基部，所述第一基部设置在所述电路板上，所述第二基部凸出设置在所述第一基部背向所述电路板设置的表面上，所述第一基部和所述第二基部围成第一空间；所述顶板包括第一顶部和第二顶部，所述第二顶部凸出设置在所述第一顶部朝向所述电路设置的表面上，所述第一顶部和所述第二顶部围成第二空间，所述第二基部叠置在所述第一顶部上并与所述第二空间配合，所述第二顶部叠置在所述第一基部上并与所述第一空间配合；所述第二顶部上凹陷形成有限位槽，所述限位槽与所述抵压件配合。
16、本申请的一个实施例的一个技术效果是：鉴于通过一个电路板同时与多个半导体芯片电性连接以对其进行加电，如此将减少电路板的数量和体积，使得整个测试夹具的结构更加简单和紧凑，从而降低测试夹具的制造成本，并实现测试夹具的小型化设计。同时，通过电路板内特殊的电路连接关系，电路板可以设置一个检测元件，检测元件对测试中的多个半导体芯片上所加载的电压值进行采集，由此可以减少检测元件的数量和体积，进一步使得整个测试夹具的结构简单和紧凑，并且，在大电流和大电压加电的应用场景下，也可以使得电路板上的检测元件更加准确地采集加载在半导芯片上的电压值，从而更加精确地模拟老化测试环境。
本文档来自技高网...【技术保护点】
1.一种测试夹具，用于对半导体芯片进行老化测试，其特征在于，所述测试夹具包括：
2.根据权利要求1所述的测试夹具，其特征在于，所述支撑机构包括支撑板和定位件，所述定位件设置在所述支撑板上，所述定位件的数量为多个，多个所述定位件间隔设置在所述支撑板上，所述定位件用于与半导体芯片配合。
3.根据权利要求2所述的测试夹具，其特征在于，所述定位件上开设有定位孔，所述定位孔沿所述定位件的厚度方向贯穿所述定位件，所述定位孔用于与半导体芯片配合。
4.根据权利要求3所述的测试夹具，其特征在于，所述定位件的边缘凹陷形成有缺口，所述缺口连通所述定位孔；所述定位孔的内壁面凹陷形成凹槽，所述凹槽的数量为多个，多个所述凹槽沿所述定位孔的周向间隔设置。
5.根据权利要求1所述的测试夹具，其特征在于，所述电路板包括主体单元和加电单元，所述主体单元设置在所述支撑机构上，所述加电单元的端部与所述主体单元连接，所述加电单元的数量为多个，多个所述加电单元间隔设置并用于与半导体芯片抵接。
6.根据权利要求5所述的测试夹具，其特征在于，所述加电单元包括加电部，
7.根据权利要求5所述的测试夹具，其特征在于，所述支撑机构包括限位凸起，所述主体单元上开设有贯穿孔，所述贯穿孔沿所述主体单元的厚度方向贯穿所述主体单元，所述限位凸起与所述贯穿孔配合。
8.根据权利要求1所述的测试夹具，其特征在于，所述抵压机构包括基板、顶板和抵压件，所述基板设置在所述电路板上，所述顶板设置在所述基板上，所述抵压件设置在所述顶板上，所述抵压件用于对所述电路板施加抵压力，所述抵压件的数量为多个，多个所述抵压件相互间隔设置。
9.根据权利要求8所述的测试夹具，其特征在于，所述抵压件具有弹性并包括安装部和抵压部，所述安装部与所述顶板连接，所述抵压部与所述安装部连接并用于抵压所述电路板，所述抵压部的数量为两个，两个所述抵压部间隔设置。
10.根据权利要求8所述的测试夹具，其特征在于，还包括如下方案中的至少一项：
...【技术特征摘要】
1.一种测试夹具，用于对半导体芯片进行老化测试，其特征在于，所述测试夹具包括：
2.根据权利要求1所述的测试夹具，其特征在于，所述支撑机构包括支撑板和定位件，所述定位件设置在所述支撑板上，所述定位件的数量为多个，多个所述定位件间隔设置在所述支撑板上，所述定位件用于与半导体芯片配合。
3.根据权利要求2所述的测试夹具，其特征在于，所述定位件上开设有定位孔，所述定位孔沿所述定位件的厚度方向贯穿所述定位件，所述定位孔用于与半导体芯片配合。
4.根据权利要求3所述的测试夹具，其特征在于，所述定位件的边缘凹陷形成有缺口，所述缺口连通所述定位孔；所述定位孔的内壁面凹陷形成凹槽，所述凹槽的数量为多个，多个所述凹槽沿所述定位孔的周向间隔设置。
5.根据权利要求1所述的测试夹具，其特征在于，所述电路板包括主体单元和加电单元，所述主体单元设置在所述支撑机构上，所述加电单元的端部与所述主体单元连接，所述加电单元的数量为多个，多个所述加电单元间隔设置并用于与半导体芯片抵接。
6.根据权利要求5所述的测试...
【专利技术属性】
技术研发人员：李冬荣，罗骏，
申请(专利权)人：镭神技术深圳有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。