【技术实现步骤摘要】
本专利技术属于soc（system on chip，片上系统）设计总线架构，特别涉及一种基于通信性能优化的多总线互联架构。
技术介绍
1、在设计soc的过程中，需要完成的任务通常是根据性能要求、功耗要求、任务要求等选定核、功能外设以及总线等进行设计集成，核的选择多种多样，目前市场中以arm、power pc等为主，这些核的厂家通常提供与其匹配的总线供集成，同样为了集成便利性，功能外设厂家在推出成熟ip时会适配相应的总线接口，市场中以arm、synopsys、cadence等为主。
2、但在soc设计的过程中不一定全部使用同类接口的成熟ip，而有可能来自不同厂家，要将这些功能外设集成到总线上通常需要协议转换的桥接方式集成，这种集成方式带来面积开销大、资源浪费、性能难以提高、功能外设效率低的难题。
技术实现思路
1、为了解决上述
技术介绍
中存在的技术问题，本专利技术的目的在于提供一种基于通信性能优化的多总线互联实现的片内总线设计方法，旨在解决片上互联面积开销大、资源相对浪费较多、性能低、通信效率低下的难题。
2、具体的，本专利技术提供了一种基于通信性能优化的多总线互联架构，所述架构由多条集成有同类外设ip（intellectual property，知识产权）核的不同接口的总线互联而成，其中，所述同类外设ip核具有相同的总线接口，且将所述同类外设ip核集成在同一条总线上；
3、所述架构中还包括dma（direct market access，直接存储访
4、不同总线与存储体之间由总线到存储体的桥接器和仲裁器连接，所述仲裁器用于对不同总线同时发起存储体访问请求时的总线仲裁；
5、所述仲裁器默认不启用，每条总线的请求信号都能成功对存储体发起请求，当不同总线同时发起请求时，仲裁器启用，仲裁成功的总线开始访问存储体，未仲裁成功的总线将访问请求传输进入集成在仲裁器中的缓存中，待仲裁成功的总线访问完成之后，将缓存的请求按照仲裁号的优先级顺序重新发起。
6、优选的，所述dma控制器作为主机，通过总线桥与其它总线互联，进而控制整个外设系统。
7、优选的，相同总线的交互直接进行交互。
8、本专利技术的有益效果在于：
9、与通用架构直接在总线下桥接集成ip核相比，本专利技术将ip核集成在提供对应接口的对应总线上，soc系统内部由不同接口的总线及总线下挂载的外设ip核组成，即多总线互联系统，避免了桥接器的大范围使用，节省了处理器面积开销，同时此方法的读写过程周期与通过桥接读写周期对比，有效地减少了通信周期，另外仲裁器中集成了缓存，使得数据的传输由仲裁器控制而不需要修改总线接口，提升了处理器性能、减少了资源浪费、提高了通信效率，且具有良好的可扩展性。
10、下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
本文档来自技高网...【技术保护点】
1.一种基于通信性能优化的多总线互联架构，其特征在于，所述架构由多条集成有同类外设IP核的不同接口的总线互联而成，其中，所述同类外设IP核具有相同的总线接口，且将所述同类外设IP核集成在同一条总线上；
2.如权利要求1所述的基于通信性能优化的多总线互联架构，其特征在于，所述DMA控制器作为主机，通过总线桥与其它总线互联，进而控制整个外设系统。
3.如权利要求1所述的基于通信性能优化的多总线互联架构，其特征在于，相同总线的交互直接进行交互。
【技术特征摘要】
1.一种基于通信性能优化的多总线互联架构，其特征在于，所述架构由多条集成有同类外设ip核的不同接口的总线互联而成，其中，所述同类外设ip核具有相同的总线接口，且将所述同类外设ip核集成在同一条总线上；
2.如权利要求1所述...
【专利技术属性】
技术研发人员：张海金，张洵颖，崔媛媛，赵晓冬，祁锴，李万通，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。