System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 16位D触发器制造技术_技高网

16位D触发器制造技术

技术编号:41757305 阅读:18 留言:0更新日期:2024-06-21 21:39
本申请提供了一种16位D触发器,涉及半导体技术领域;该16位D触发器包括:依次连接的控制时钟输入模块、数据输入触发器模块和三态输出模块;在16位D触发器的版图设计中,采用保护环工艺,在MOS管外加N+或P+隔离保护环;保护层加工工艺采用高抗辐照材料氮化硅工艺;设计平坦化工艺;封装设计采用具有抗辐照陶瓷高密封性管壳封装工艺。该D触发器是一种高抗辐照带三态输出的触发器,可以将抗辐照能力提高到300K rad(Si)。

【技术实现步骤摘要】

本申请涉及半导体,尤其是涉及一种16位d触发器。


技术介绍

1、现有的触发器,抗辐照设计只是局部的设计加固,所以一般抗辐照能力在10-100krad(si);在辐照环境较强的情况下,容易使电子器件发生损伤效应,导致内部信号突变,从而使电子部件发生功能故障损坏,而且长期辐照也会使器件属性发生改变。


技术实现思路

1、本申请的目的在于提供一种16位d触发器,是一种高抗辐照带三态输出的16位d触发器,采用的抗辐照设计:在mos管外加n+或p+隔离保护环、高抗辐照材料氮化硅工艺,设计平坦化工艺、封装设计采用具有抗辐照陶瓷高密封性管壳封装工艺加固解决,抗辐照能力可以达到300k rad(si)。

2、第一方面,本申请提供一种16位d触发器,16位d触发器包括:依次连接的控制时钟输入模块、数据输入触发器模块和三态输出模块;在16位d触发器的版图设计中,采用保护环工艺,在mos管外加n+或p+隔离保护环;保护层加工工艺采用高抗辐照材料氮化硅工艺;设计平坦化工艺;封装设计采用具有抗辐照陶瓷高密封性管壳封装工艺。

3、进一步地,上述保护环工艺包括:在nmos管外设置p+隔离保护环;在pmos管外设置n+隔离保护环。

4、进一步地,上述控制时钟输入模块包括:依次连接的使能控制输入级、上电掉电控制级和时钟输入级;上电掉电控制级包括三级,第一级包括电组和npn三极管;第二级包括上拉电阻和nmos管;第三级包括反相器;反相器对应的驱动信号线为数量比例不对称的上下管;数据输入触发器模块包括16个d触发器;每个d触发器包括:或非门、反相器和cmos传输门;三态输出模块包括:电流源电路和电流冗余电路;电流源电路采用达林顿结构;电流冗余电路采用npn管加肖特基二极管抗饱和的结构。

5、进一步地,上述采用特殊版图设计的npn三极管作为esd保护管;三极管的基极通过电阻连接到地,发射极接地,集电极连接于pad。

6、进一步地,上述产品流片工艺抗辐照加固步骤包括:低界面态栅氧化制备工艺步骤和复合钝化层工艺步骤。

7、进一步地,上述低界面态栅氧化制备工艺步骤包括:对硅表面进行预处理,包括生长预栅氧、优化清洗工艺;在生长栅氧过程中对气氛及生长温度进行控制,采用慢退火的方式,采用h2、o2合成工艺热生长栅氧化层。

8、进一步地,上述栅氧化层为25nm加减一指定厚度。

9、进一步地,上述复合钝化层工艺步骤,包括:采用pecvd制备sio2薄膜,使用硅烷和笑气进行反应;调整si3n4制程工艺,采用pecvd制备si3n4薄膜,使用硅烷和氨气进行反应;其中,制程工艺为:sih4:nh3=1:7;得到sio2+ si3n4的复合层钝化层。

10、进一步地,上述sio2和si3n4的厚度之比=550nm:300nm。

11、进一步地,上述产品封装采用陶瓷封装:封装主要包括粘片、键合和封盖三个工艺过程,粘片采用全自动粘片工艺,封盖采用平行缝焊工艺、黑陶瓷封盖工艺和彩瓷熔封工艺,键合采用铝丝超声键合技术。

12、本申请提供的16位d触发器,是一种高抗辐照带三态输出的16位d触发器,采用了抗辐照设计,在mos管外加n+或p+隔离保护环、高抗辐照材料氮化硅工艺,设计平坦化工艺、封装设计采用具有抗辐照陶瓷高密封性管壳封装工艺加固解决,抗辐照能力可以达到300krad(si)。

本文档来自技高网...

【技术保护点】

1.一种16位D触发器,其特征在于,所述16位D触发器包括:依次连接的控制时钟输入模块、数据输入触发器模块和三态输出模块;

2.根据权利要求1所述的16位D触发器,其特征在于,所述保护环工艺包括:在NMOS管外设置P+隔离保护环;在PMOS管外设置N+隔离保护环。

3.根据权利要求1所述的16位D触发器,其特征在于,所述控制时钟输入模块包括:依次连接的使能控制输入级、上电掉电控制级和时钟输入级;上电掉电控制级包括三级,第一级包括电组和NPN三极管;第二级包括上拉电阻和NMOS管;第三级包括反相器;所述反相器对应的驱动信号线为数量比例不对称的上下管;所述数据输入触发器模块包括16个D触发器;每个D触发器包括:或非门、反相器和CMOS传输门;所述三态输出模块包括:电流源电路和电流冗余电路;电流源电路采用达林顿结构;电流冗余电路采用NPN管加肖特基二极管抗饱和的结构。

4.根据权利要求1所述的16位D触发器,其特征在于,采用特殊版图设计的NPN三极管作为ESD保护管;所述三极管的基极通过电阻连接到地,发射极接地,集电极连接于PAD。

5.根据权利要求1所述的16位D触发器,其特征在于,产品流片工艺抗辐照加固步骤包括:低界面态栅氧化制备工艺步骤和复合钝化层工艺步骤。

6.根据权利要求5所述的16位D触发器,其特征在于,所述低界面态栅氧化制备工艺步骤包括:

7.根据权利要求6所述的16位D触发器,其特征在于,所述栅氧化层为25nm加减一指定厚度。

8.根据权利要求5所述的16位D触发器,其特征在于,所述复合钝化层工艺步骤,包括:

9.根据权利要求8所述的16位D触发器,其特征在于,SiO2和Si3N4的厚度之比=550nm:300nm。

10.根据权利要求1所述的16位D触发器,其特征在于,产品封装采用陶瓷封装:封装主要包括粘片、键合和封盖三个工艺过程,粘片采用全自动粘片工艺,封盖采用平行缝焊工艺、黑陶瓷封盖工艺和彩瓷熔封工艺,键合采用铝丝超声键合技术。

...

【技术特征摘要】

1.一种16位d触发器,其特征在于,所述16位d触发器包括:依次连接的控制时钟输入模块、数据输入触发器模块和三态输出模块;

2.根据权利要求1所述的16位d触发器,其特征在于,所述保护环工艺包括:在nmos管外设置p+隔离保护环;在pmos管外设置n+隔离保护环。

3.根据权利要求1所述的16位d触发器,其特征在于,所述控制时钟输入模块包括:依次连接的使能控制输入级、上电掉电控制级和时钟输入级;上电掉电控制级包括三级,第一级包括电组和npn三极管;第二级包括上拉电阻和nmos管;第三级包括反相器;所述反相器对应的驱动信号线为数量比例不对称的上下管;所述数据输入触发器模块包括16个d触发器;每个d触发器包括:或非门、反相器和cmos传输门;所述三态输出模块包括:电流源电路和电流冗余电路;电流源电路采用达林顿结构;电流冗余电路采用npn管加肖特基二极管抗饱和的结构。

4.根据权利要求1所述的16位d触发器,其特征在于,采用特殊版图设计的npn三极...

【专利技术属性】
技术研发人员:张志向卢宇蒲耀川李文军
申请(专利权)人:天水天光半导体有限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1