【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种晶体管结构及其制作方法、芯片。
技术介绍
1、氮化镓高电子迁移率晶体管(gan high electron mobility transistor,hemt)是横向功率器件，但是硅基氮化镓工艺(gan-on-si)器件的耐压能力除了横向器件结构尺寸外，还受限于外延材料。一般而言，外延材料的耐压能力需要大于器件的耐压能力，外延材料越厚，器件的垂直耐压能力越高，相应的器件耐压能力越高。外延材料的耐压能力由平均击穿场强和总厚度决定，表达式可以写成以下形式bvd＝e×t，一般而言，提高gan hemt的耐压等级，需要提高外延材料的总厚度来满足耐压的需求。
2、但是外延材料的厚度越厚，氮化镓材料的应力越大，外延材料的弯曲bow值越严重，bow值很大时，无法进行工艺流片，需要报废；并且为了抑制氮化镓材料的应力，也需要采用更厚的硅衬底材料来控制形变。并且外延材料的厚度越厚，需要的生长时间越长，产能越低，成本越高。这也是制作高压gan hemt的技术瓶颈(例如900v-1200v器件)。
技术实现思路
1、本公开的目的在于提供一种晶体管结构及其制作方法、芯片，用于解决相关技术中如何做到不需要过厚的外延材料层，即可实现器件较好的耐压能力的技术问题。
2、为了实现上述目的，本公开提供如下技术方案：
3、第一方面，本专利技术实施例提供一种晶体管结构，包括：衬底基板，以及沿远离所述衬底基板的方向依次层叠设置于所述衬底基板上的外延缓冲层、异质
4、绝缘层，所述绝缘层位于所述衬底基板和所述外延缓冲层之间，所述绝缘层在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影至少部分交叠。
5、可选的，所述绝缘层在所述衬底基板上的正投影包围所述漏极在所述衬底基板上的正投影。
6、可选的，所述电极层还包括栅极和源极；所述栅极包括至少一个栅极部，所述源极包括至少一个源极部，所述漏极包括至少一个漏极部，所述栅极部在所述衬底基板上的正投影，位于相邻的所述源极部在所述衬底基板上的正投影和所述漏极部在所述衬底基板上的正投影之间；
7、所述绝缘层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影不交叠。
8、可选的，所述栅极包括相耦接的多个栅极部，所述源极包括相耦接的多个源极部，所述漏极包括相耦接的多个漏极部；
9、所述源极部与所述漏极部沿第一方向交替设置，所述多个栅极部沿所述第一方向排列，相邻的所述栅极部在所述衬底基板上的正投影之间具有一个源极部在所述衬底基板上的正投影，或者相邻的所述栅极部在所述衬底基板上的正投影之间具有一个漏极部在所述衬底基板上的正投影。
10、可选的，所述栅极部还包括：栅电极和栅极层；
11、所述栅极层位于所述异质结膜层和所述栅电极之间；
12、所述栅极层在所述异质结膜层上的正投影与所述栅电极在所述异质结膜层上的正投影至少部分交叠；
13、其中，所述栅极层包括p型氮化镓层。
14、可选的，所述绝缘层沿第一方向超出所述漏极部的长度，大于所述漏极部沿所述第一方向的宽度。
15、可选的，所述绝缘层的厚度d1满足：10≤d1≤500nm。
16、可选的，所述异质结膜层包括层叠设置的氮化镓层和氮化铝镓层，所述氮化镓层位于所述衬底和所述氮化铝镓层之间。
17、第二方面，本专利技术实施例提供一种芯片，包括第一方面所述的晶体管结构。
18、第三方面，本专利技术实施例提供一种晶体管结构的制作方法，用于制作第一方面所述的晶体管结构，所述制作方法包括：
19、提供一衬底基板；
20、在所述衬底基板上制作绝缘层；
21、在所述衬底基板上制作外延缓冲层，所述外延缓冲层完全覆盖所述绝缘层；
22、在所述外延缓冲层上制作异质结膜层；
23、在所述异质结膜层上制作电极层；
24、其中，所述电极层包括漏极，所述绝缘层在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影至少部分交叠。
25、由此，本专利技术实施例提供的晶体管结构中，在漏极下方引入绝缘层，从而改变了漏极下方的电流的流向，通过增加电流由漏极流向衬底基板的距离，降低了平均电场，且提高了器件的垂直耐压能力。
26、进一步地，在漏极下方引入绝缘层，迫使原本直接从漏极向衬底基板垂直流动的电流改变路径，这种重定向相当于在电流的直线路径上设置了一个“迂回路线”，相当于增加了电流路径长度(电流需绕过绝缘层)，导致从漏电极到衬底基板的总电流路径长度增加。电流路径的变长，使得单位长度上的电场强度降低，由此，降低了晶体管在高电压应用中的击穿风险，提高了晶体管的整体耐压性能，且避免了传统方法(增加外延材料厚度)带来的额外应力和成本。
本文档来自技高网...【技术保护点】
1.一种晶体管结构，其特征在于，包括：衬底基板，以及沿远离所述衬底基板的方向依次层叠设置于所述衬底基板上的外延缓冲层、异质结膜层和电极层；所述电极层包括漏极；所述晶体管结构还包括：
2.根据权利要求1所述的晶体管结构，其特征在于，所述绝缘层在所述衬底基板上的正投影包围所述漏极在所述衬底基板上的正投影。
3.根据权利要求1或2所述的晶体管结构，其特征在于，所述电极层还包括栅极和源极；所述栅极包括至少一个栅极部，所述源极包括至少一个源极部，所述漏极包括至少一个漏极部，所述栅极部在所述衬底基板上的正投影，位于相邻的所述源极部在所述衬底基板上的正投影和所述漏极部在所述衬底基板上的正投影之间；
4.根据权利要求3所述的晶体管结构，其特征在于，所述栅极包括相耦接的多个栅极部，所述源极包括相耦接的多个源极部，所述漏极包括相耦接的多个漏极部；
5.根据权利要求3所述的晶体管结构，其特征在于，所述栅极部还包括：栅电极和栅极层；
6.根据权利要求3所述的晶体管结构，其特征在于，
7.根据权利要求1或2所述的晶体管结构，其特征在于
8.根据权利要求1所述的晶体管结构，其特征在于，
9.一种芯片，其特征在于，包括如权利要求1-9中任一项所述的晶体管结构。
10.一种晶体管结构的制作方法，其特征在于，用于制作如权利要求1～8中任一项所述的晶体管结构，所述制作方法包括：
...【技术特征摘要】
1.一种晶体管结构，其特征在于，包括：衬底基板，以及沿远离所述衬底基板的方向依次层叠设置于所述衬底基板上的外延缓冲层、异质结膜层和电极层；所述电极层包括漏极；所述晶体管结构还包括：
2.根据权利要求1所述的晶体管结构，其特征在于，所述绝缘层在所述衬底基板上的正投影包围所述漏极在所述衬底基板上的正投影。
3.根据权利要求1或2所述的晶体管结构，其特征在于，所述电极层还包括栅极和源极；所述栅极包括至少一个栅极部，所述源极包括至少一个源极部，所述漏极包括至少一个漏极部，所述栅极部在所述衬底基板上的正投影，位于相邻的所述源极部在所述衬底基板上的正投影和所述漏极部在所述衬底基板上的正投影之间；
4.根据权利要求3所述的晶体管结...
【专利技术属性】
技术研发人员：郝荣晖，黄敬源，司乙川，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。