System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及一种半导体晶体管,且特别是涉及一种高频晶体管。
技术介绍
1、目前的晶体管在布局方面通常是采用单边栅极接触(one-sided gate contact)的方式连接栅极,因而导致高栅极电阻(gate resistance,rg)。若是晶体管应用在高频元件,高rg会导致最大震荡频率(fmax)变小,如下式(1)。
2、
3、式(1)中的rs代表源极电阻、cgd代表栅极-漏极电容、gd代表输出电导、ft为下式(2)。
4、
5、式(2)中的cpar代表寄生电容、gm代表转导、cgg代表栅极电容(这里代表的是栅极总共的电容)、cox代表栅极氧化层电容。
6、因此,采用两侧式(double-sided)的栅极接触方式,来降低栅极电阻,然而这样的方式会随着元件主动区的长度变大,仍旧有栅极电阻增加的问题产生。
7、另外,也有改良后段制作工艺(back-end-of-the-line,beol)金属内连线,来直接连接主动区内的栅极,以降低栅极电阻。然而,由于在主动区内的连接栅极的金属层之间的距离非常小,会导致栅极到源漏极之寄生电容增加,所以导致cgg变大,不利于高频应用。
技术实现思路
1、本专利技术提供一种高频晶体管,能降低栅极电阻(rg)的同时达到降低寄生电容(cpar)的效果。
2、本专利技术的高频晶体管包括基板、多个栅极、多个源/漏极、第一金属层(m1)、多个源/漏极接触窗与多个第一栅极接触
3、在本专利技术的一实施例中,上述第一金属层还可包括环状部分与多个第二栅极接触窗,包围上述栅极并与第二部分的两端直接接触。
4、在本专利技术的一实施例中,上述高频晶体管还可包括多个第二栅极接触窗,分别连接所述环状部分至所述多个栅极的每一个栅极的两端。
5、在本专利技术的一实施例中,上述第二部分的连续线段的数量为一个以上。
6、在本专利技术的一实施例中,上述高频晶体管还包括后段制作工艺(back-end-of-the-line,beol)金属内连线,设置于所述第一金属层上方。
7、在本专利技术的一实施例中,上述beol金属内连线的层数在6层以下。
8、在本专利技术的一实施例中,上述beol金属内连线的材料包括铂、钛、氮化钛、铝、钨、氮化钨、钌、氧化钌、钽、镍、钴、铜、银或金。
9、在本专利技术的一实施例中,上述高频晶体管的种类包括平面mosfet、finfet、纳米片(nanosheet)晶体管或纳米线(nanowire)场效晶体管。
10、在本专利技术的一实施例中,上述栅极的数量沿所述第二方向计算是每微米50个以下。
11、在本专利技术的一实施例中,上述第一部分的不连续区域的数量沿所述第一方向计算是每微米50个以下。
12、在本专利技术的一实施例中,每一个栅极的长度在20nm~200μm之间,且每一个栅极的宽度在10nm~500nm之间。
13、在本专利技术的一实施例中,上述第一部分的长度在20nm~200μm之间,且上述第一部分的宽度在10nm~500nm之间。
14、在本专利技术的一实施例中,不连续区域内的上述连续线段与上述不连续线段之间的距离在5nm~5μm之间。
15、在本专利技术的一实施例中,上述基板内定义有主动区。
16、在本专利技术的一实施例中,上述主动(有源)区的长度在20nm~200μm之间,且上述主动区的宽度在20nm~200μm之间。
17、基于上述,本专利技术的高频晶体管采用新颖的阵列布局,使电连接源/漏极的第一部分金属层与电连接栅极的第二部分金属层互相垂直分布,且上述第二部分金属层穿过主动区之上,因此具有实现高频应用的低寄生电容与低栅极电阻。
18、为让本专利技术的上述特征和优点能更明显易懂,下文特举实施例,并配合所附的附图作详细说明如下。
本文档来自技高网...【技术保护点】
1.一种高频晶体管,包括:
2.如权利要求1所述的高频晶体管,其中所述第一金属层还包括环状部分,包围所述多个栅极并与所述第二部分的两端直接接触。
3.如权利要求2所述的高频晶体管,还包括多个第二栅极接触窗,分别连接所述环状部分至所述多个栅极的每一个栅极的两端。
4.如权利要求1所述的高频晶体管,其中所述第二部分的所述连续线段的数量为一个以上。
5.如权利要求1所述的高频晶体管,还包括后段制作工艺(BEOL)金属内连线,设置于所述第一金属层上方。
6.如权利要求5所述的高频晶体管,其中所述后段制作工艺金属内连线的层数在6层以下。
7.如权利要求5所述的高频晶体管,其中所述后段制作工艺金属内连线的材料包括铂、钛、氮化钛、铝、钨、氮化钨、钌、氧化钌、钽、镍、钴、铜、银或金。
8.如权利要求1所述的高频晶体管,其中所述高频晶体管的种类包括平面金属氧化物半导体场效应晶体管、鳍式场效应晶体管、纳米片(nanosheet)晶体管或纳米线(nanowire)场效晶体管。
9.如权利要求1所述的高频晶体
10.如权利要求1所述的高频晶体管,其中所述第一部分的所述不连续区域的数量沿所述第一方向计算是每微米50个以下。
11.如权利要求1所述的高频晶体管,其中所述多个栅极中的每一个栅极的长度在20nm~200μm之间,且所述多个栅极中的每一个栅极的宽度在10nm~500nm之间。
12.如权利要求1所述的高频晶体管,其中所述第一部分的长度在20nm~200μm之间,且所述第一部分的宽度在10nm~500nm之间。
13.如权利要求1所述的高频晶体管,其中所述不连续区域内的所述连续线段与所述不连续线段之间的距离在5nm~5μm之间。
14.如权利要求1所述的高频晶体管,其中所述基板内定义有主动区。
15.如权利要求14所述的高频晶体管,其中所述主动区的长度在20nm~200μm之间,且所述主动区的宽度在20nm~200μm之间。
...【技术特征摘要】
1.一种高频晶体管,包括:
2.如权利要求1所述的高频晶体管,其中所述第一金属层还包括环状部分,包围所述多个栅极并与所述第二部分的两端直接接触。
3.如权利要求2所述的高频晶体管,还包括多个第二栅极接触窗,分别连接所述环状部分至所述多个栅极的每一个栅极的两端。
4.如权利要求1所述的高频晶体管,其中所述第二部分的所述连续线段的数量为一个以上。
5.如权利要求1所述的高频晶体管,还包括后段制作工艺(beol)金属内连线,设置于所述第一金属层上方。
6.如权利要求5所述的高频晶体管,其中所述后段制作工艺金属内连线的层数在6层以下。
7.如权利要求5所述的高频晶体管,其中所述后段制作工艺金属内连线的材料包括铂、钛、氮化钛、铝、钨、氮化钨、钌、氧化钌、钽、镍、钴、铜、银或金。
8.如权利要求1所述的高频晶体管,其中所述高频晶体管的种类包括平面金属氧化物半导体场效应晶体管、鳍式场效应晶体管、纳米片(nanosheet)晶体管或纳米线(nanowi...
【专利技术属性】
技术研发人员:林鑫成,艾维达,邱冠颖,刘致为,
申请(专利权)人:力晶积成电子制造股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。