System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术属于微电子器件领域,特别涉及一种全包围栅铁电场效应晶体管及其制备方法。
技术介绍
1、随着大规模集成电路系统不断发展,国内外对各类新型器件的研发已经广泛开展。铁电场效应晶体管(fefets)由于其具有非易失性数据存储、纳秒级程序/擦除时间、低操作电压、优良的保留时间、紧凑的单晶体管单元等一系列优势,被公认为是未来非易失性存储器应用的候选材料。此外,在负电容晶体管、存算一体器件等领域也有较好的运用前景。另一方面,随着微电子器件继续微缩,finfet技术也将面临较大瓶颈,纳米线/片结构的环栅晶体管(gaafet)将成为下一节点首选新器件结构。现有研究工作中gaa fefets很大程度上提升了铁电场效应晶体管器件性能,但多采用超晶格结构的制备方法,工艺较为复杂。
技术实现思路
1、本专利技术所要解决的技术问题是提供一种全包围栅铁电场效应晶体管及其制备方法,该器件通过在悬空沟道周围生长全包围铁电栅极介质层,形成全包围栅铁电场效应晶体管,使器件具有优秀的电荷输运控制能力。
2、本专利技术提供了一种全包围栅铁电场效应晶体管,包括:
3、衬底层;
4、绝缘层,位于所述衬底层上,所述绝缘层的上表面为凸出的绝缘结构,于所述绝缘结构之间界定出凹槽;
5、沟道区,跨于所述凹槽之上;沟道区包含多个沟道组成的阵列,所述沟道阵列由多个纳米片或纳米线构成;
6、环绕式栅结构,其环绕于所述纳米沟道周围;包括所述沟道区的表面依次形成的界面层、铁电
7、源区和漏区,设置于所述绝缘层上,分别连接于所述沟道区的两端。
8、可选地,所述顶栅部分在导电沟道的长度方向上具有不小于所述凹槽的尺寸。
9、可选地,还包括浅沟槽隔离结构,所述浅沟槽隔离结构位于有源区的侧缘以与相邻区域的电极分隔。
10、优选的,制备该器件的衬底中所述绝缘层为二氧化硅层或类似的绝缘介质材料。顶层半导体层的材料可以选用非故意掺杂的半导体材料,例如包括但不限于si、si1-x gex、ge、gan、aln、gaas、sic、zno、inp、in1-xgaxas或in1-xalxas中的一种;或者,掺杂的半导体材料,例如是si、sige、ge,或其它合适的材料。
11、优选的,所述铁电栅极介质层包括但不限于铪基铁电材料、钪基铁电材料、铪基反铁电材料和氧化锆反铁电材料中的一种或几种组合。
12、进一步的,所述金属栅电极层包含覆盖层、阻挡层、功函数层和填充层。
13、进一步的,所述金属栅电极层的材料为tac、tan、tin、tatbn、taern、taybn、tasin、hfsin、mosin、rutax、nitax,monx、tisin、ticn、taalc、tial、tialc、tialn、ptsix、ni3si、pt、ru、ir、mo、ti、al、w、co、cr、au、cu、ag、hfru或ruox中的一种或几种。
14、本专利技术还提供了一种全包围栅铁电场效应晶体管的制备方法,包括如下步骤:
15、s1、提供一绝缘体上半导体衬底,所述绝缘体上半导体衬底包括衬底层、绝缘层和顶层半导体层;所述绝缘层中含有内嵌空腔,所述空腔不贯通所述绝缘层;
16、s2、图形化所述顶层半导体层以限定有源区以及悬空沟道的形成区域,即沟道区;
17、s3、在所述沟道区外围生长界面层;
18、s4、继续生长铁电栅极介质层;
19、s5、生长覆盖层、阻挡层、功函数层、金属填充层,形成金属栅电极层;
20、s6、图形化金属栅电极层;
21、s7、通过离子注入或选择性外延形成源区、漏区;沉积钝化层;在源区、漏区、金属栅电极层处开孔并形成金属接触及金属连线,得到全包围栅铁电场效应晶体管。
22、优选的,所述沟道区纳米片厚度或纳米线直径为1nm~100nm。
23、优选的,所述功函数层包括tin、tan、tinx、tanx、tisni、al、tial、tial x、tialcx、ticx、tacx中的一种或几种的组合。
24、优选的,所述填充层包括但不限于pt、ru、ir、mo、ti、al、w、co、cr、au、cu、ag中的一种或几种。
25、优选的,生长或沉积工艺包括但不限于ald、cvd、pvd等方式。
26、有益效果
27、本专利技术通过生长铁电栅极介质层,使其具有优秀的电荷输运控制能力,且其制备工艺实现较为简单,可兼容常规cmos工艺节点,具有良好的市场应用前景。
本文档来自技高网...【技术保护点】
1.一种全包围栅铁电场效应晶体管器件,包括:
2.根据权利要求1所述的全包围栅铁电场效应晶体管器件,其特征在于:制备该器件阵列的衬底包含衬底层、绝缘层和顶层半导体层;其中,所述绝缘层为二氧化硅层或类似的绝缘介质材料,且含有内嵌空腔结构;所述衬底层为半导体材料或绝缘材料;所述顶层半导体层的材料为Si、Si1-x Gex、Ge、GaN、AlN、GaAs、SiC、ZnO、InP、In1-xGaxAs、In1-xAlxAs中的一种或几种或者为掺杂的半导体材料。
3.根据权利要求1所述的全包围栅铁电场效应晶体管器件,其特征在于:所述铁电栅极介质层的材料为铪基铁电材料、钪基铁电材料、铪基反铁电材料和氧化锆反铁电材料中的一种或几种的组合。
4.根据权利要求1所述的全包围栅铁电场效应晶体管器件,其特征在于:所述金属栅电极层包含覆盖层、阻挡层、功函数层和填充层;所述金属栅电极层的材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax,MoNx、TiSiN、TiCN、TaAlC、TiAl、TiA
5.一种全包围栅铁电场效应晶体管的制备方法,包括如下步骤:
6.根据权利要求5所述的方法,其特征在于:所述步骤S1中绝缘层为二氧化硅层或类似的绝缘介质材料,且含有内嵌空腔结构;所述衬底层为半导体材料或绝缘材料;所述顶层半导体层的材料为Si、Si1-x Gex、Ge、GaN、AlN、GaAs、SiC、ZnO、InP、In1-xGaxAs、In1-xAlxAs中的一种或几种。
7.根据权利要求5所述的方法,其特征在于:所述沟道区纳米片厚度或纳米线直径为1nm~100nm。
8.根据权利要求5所述的方法,其特征在于:所述功函数层为TiN、TaN、TiNx、TaNx、TiSNi、Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx中的一种或几种的组合。
9.根据权利要求5所述的方法,其特征在于:所述填充层为Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag中的一种或几种。
10.根据权利要求5所述的方法,其特征在于:所述步骤S7中的钝化层材料包括绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种。
...【技术特征摘要】
1.一种全包围栅铁电场效应晶体管器件,包括:
2.根据权利要求1所述的全包围栅铁电场效应晶体管器件,其特征在于:制备该器件阵列的衬底包含衬底层、绝缘层和顶层半导体层;其中,所述绝缘层为二氧化硅层或类似的绝缘介质材料,且含有内嵌空腔结构;所述衬底层为半导体材料或绝缘材料;所述顶层半导体层的材料为si、si1-x gex、ge、gan、aln、gaas、sic、zno、inp、in1-xgaxas、in1-xalxas中的一种或几种或者为掺杂的半导体材料。
3.根据权利要求1所述的全包围栅铁电场效应晶体管器件,其特征在于:所述铁电栅极介质层的材料为铪基铁电材料、钪基铁电材料、铪基反铁电材料和氧化锆反铁电材料中的一种或几种的组合。
4.根据权利要求1所述的全包围栅铁电场效应晶体管器件,其特征在于:所述金属栅电极层包含覆盖层、阻挡层、功函数层和填充层;所述金属栅电极层的材料为tac、tan、tin、tatbn、taern、taybn、tasin、hfsin、mosin、rutax、nitax,monx、tisin、ticn、taalc、tial、tialc、tialn、ptsix、ni3si、pt、ru、ir、mo、ti、al、w、co...
【专利技术属性】
技术研发人员:母志强,陈锦,俞文杰,
申请(专利权)人:中国科学院上海微系统与信息技术研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。