【技术实现步骤摘要】
本申请的实施例涉及集成电路器件及其形成方法。
技术介绍
1、集成电路(ic)通常包括根据一个或多个ic布局图制造的许多ic器件。ic器件有时包括互补场效应晶体管(cfet)器件。cfet器件通常在堆叠配置中具有位于下部fet上面的上部fet。cfet器件中的上部fet和下部fet都位于背侧导电层中的导线之上，但是位于前侧导电层中的导线之下。
技术实现思路
1、本申请的一些实施例提供了一种集成电路器件，包括：衬底；第一类型晶体管和第二类型晶体管，在所述衬底的前侧处彼此堆叠，其中，所述第二类型晶体管位于所述第一类型晶体管和所述衬底之间；前侧电感器，具有位于所述第一类型晶体管和所述第二类型晶体管之上的前侧上部金属层中的一个或多个导体；背侧电感器，具有位于所述衬底的背侧处的背侧下部金属层中的一个或多个导体，其中，所述前侧电感器、所述第一类型晶体管和所述第二类型晶体管在所述背侧电感器正上方形成堆叠件；以及电容元件，耦接至所述第一类型晶体管的漏极端子和所述第二类型晶体管的漏极端子，并且与所述前侧电感器和所述背侧电感器形成lc振荡器。
2、本申请的另一些实施例提供了一种集成电路器件，包括：衬底；第一类型有源区域半导体结构和第二类型有源区域半导体结构，在所述衬底的前侧处彼此堆叠；第一类型晶体管，形成为具有所述第一类型有源区域半导体结构；第二类型晶体管，形成为具有所述第二类型有源区域半导体结构；多个前侧中间导电层，位于所述衬底的所述前侧处的所述第一类型有源区域半导体结构和所述第二类型有源
3、本申请的又一些实施例提供了一种形成集成电路器件的方法，包括：在衬底的前侧上制造第一类型晶体管；在所述第一类型晶体管的顶上制造第二类型晶体管，从而使得所述第一类型晶体管和所述第二类型晶体管在所述衬底的前侧处彼此堆叠；在所述衬底的前侧处的所述第一类型晶体管和所述第二类型晶体管之上制造多个前侧中间导电层；在所述多个前侧中间导电层之上制造前侧上部金属层；在所述前侧上部金属层中形成具有一个或多个导体的前侧电感器，其中，所述前侧电感器导电连接至所述第一类型晶体管的漏极端子或所述第二类型晶体管的漏极端子；在所述衬底的背侧处制造背侧下部金属层；以及在所述背侧下部金属层中形成具有一个或多个导体的背侧电感器，其中，所述前侧电感器和所述背侧电感器串联导电连接，并且形成组合电感器，所述组合电感器具有导电连接至所述第一类型晶体管的漏极端子或所述第二类型晶体管的漏极端子的第一端子。
本文档来自技高网...【技术保护点】
1.一种集成电路器件，包括：
2.根据权利要求1所述的集成电路器件，其中，所述前侧电感器和所述背侧电感器串联连接。
3.根据权利要求1所述的集成电路器件，其中，所述前侧电感器包括位于另一前侧金属层中的一个或多个导体段，所述一个或多个导体段的总长度小于所述前侧上部金属层中的所述一个或多个导体的总长度，其中，所述前侧上部金属层中的所述一个或多个导体通过所述一个或多个导体段串联导电连接。
4.根据权利要求1所述的集成电路器件，其中，所述前侧电感器是所述前侧上部金属层中的螺旋形线圈。
5.根据权利要求1所述的集成电路器件，其中，所述背侧电感器包括位于另一背侧金属层中的一个或多个导体段，所述一个或多个导体段的总长度小于所述前侧上部金属层中的所述一个或多个导体的总长度，其中，所述背侧下部金属层中的所述一个或多个导体通过所述一个或多个导体段串联导电连接。
6.根据权利要求1所述的集成电路器件，其中，所述背侧电感器是位于所述背侧下部金属层中的螺旋形线圈。
7.根据权利要求1所述的集成电路器件，其中，所述电容元件位于所述衬底和
8.根据权利要求1所述的集成电路器件，其中，所述电容元件位于所述衬底和所述背侧下部金属层之间的一个或多个背侧中间导电层中。
9.一种集成电路器件，包括：
10.一种形成集成电路器件的方法，包括：
...【技术特征摘要】
1.一种集成电路器件，包括：
2.根据权利要求1所述的集成电路器件，其中，所述前侧电感器和所述背侧电感器串联连接。
3.根据权利要求1所述的集成电路器件，其中，所述前侧电感器包括位于另一前侧金属层中的一个或多个导体段，所述一个或多个导体段的总长度小于所述前侧上部金属层中的所述一个或多个导体的总长度，其中，所述前侧上部金属层中的所述一个或多个导体通过所述一个或多个导体段串联导电连接。
4.根据权利要求1所述的集成电路器件，其中，所述前侧电感器是所述前侧上部金属层中的螺旋形线圈。
5.根据权利要求1所述的集成电路器件，其中，所述背侧电感器包括位于另一背侧金属层中的一个或多个导体段，所述一个...
【专利技术属性】
技术研发人员：尤韦翔，范铭隆，吕盈达，廖思雅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。