【技术实现步骤摘要】
本专利技术涉及半导体测试，尤其涉及一种晶圆测试环境自检系统及晶圆测试环境自检方法。
技术介绍
1、随着芯片设计与制造行业的迅速进步，对芯片测试精度的要求日益严苛。鉴于在设计阶段无法保证晶圆上每颗芯片的一致性，众多芯片在晶圆测试阶段需进行修调或校准操作，以确保其电压、电流或频率达到标准范围。在进行此类修调或校准芯片的晶圆测试时，首要任务是确保每次量产测试环境与调试验证环境的一致性。若环境发生变动，可能导致基准量产数据失准，进而造成每颗被测芯片修调偏离标准，最终引发芯片批量报废的风险。因此，当前亟待解决的问题是在每次量产测试中如何维持测试环境与验证环境的一致性。目前，业界主要采取两种策略来解决这一问题：一是利用golden wafer进行环境验证，二是定期对测试机设备进行校准。然而，这两种方案均存在一定的局限性。
2、其中，使用golden wafer进行环境验证的方案的缺陷在于：
3、1、由于wafer保存条件要求较高，即使在氮气柜保存，一般也不超过3个月时间，否则可能导致wafer氧化，从而无法正常测试和使用；
4、2、wafer扎针次数有限，不适合反复扎针，一般扎针次数超过3次，铝垫层就可能会被扎破，接触性会急速下降，甚至将pad下电路扎坏，导致量测结果不准或者无法量测到测试值，导致无法准确判定测试环境是否正常。
5、3、因为1的原因，需要对wafer保存时间进行监控和记录，并定期更换wafer，由于2的原因，需要监控每颗芯片扎针次数和记录，这2个原因都会导致需要额外再开发系统去
6、4、wafer的本身成本较高，单片wafer在几千到几万元不等，如果做golden wafer使用，由于多次扎针，会导致铝层扎坏，无法正常使用，一般用完后，只能做验证使用或报废处理，而且由于第一点原因，需要定期更换wafer，所以这个费用是持续性的，耗费成本较高。
7、而定期校准测试机设备的方案的缺陷在于：
8、1、测试机校准时间较长，单台测试机校准时间一般在2-3小时，测试工厂一般是使用月度校准或者季度校准，因此无法保证每次测试的精度是否在正常范围内，如果每次setup前进行校准，又会严重影响生产效率，因此不适合量产测试。
9、2、该方式只能保证测试机精度误差，无法保证测试板以及各连接器件带来的误差影响，仍然是可能导致修调或校准后的测值偏移出测试要求的范围。
10、因此，需要对现有技术进行改进。
11、以上信息作为背景信息给出只是为了辅助理解本公开，并没有确定或者承认任意上述内容是否可用作相对于本公开的现有技术。
技术实现思路
1、本专利技术提供一种晶圆测试环境自检系统及晶圆测试环境自检方法，以解决在修调或校准类芯片晶圆测试时保证每次量产测试环境与调试验证环境的一致性，并解决目前使用golden wafer方案自检的保存难度高、数据准确性难以保证和成本较高的缺陷，以及目前定期校准测试机设备自检时间长和无法保证测试机以外硬件的一致性缺陷。
2、为实现上述目的，本专利技术提供以下的技术方案：
3、第一方面，本专利技术提供一种晶圆测试环境自检系统，所述系统包括：
4、测试机；
5、针卡pcb，所述针卡pcb与所述测试机连接，且设置有与所述针卡pcb连接的切换测试电路；
6、样品芯片，所述样品芯片设置在所述针卡pcb上，且通过所述切换测试电路与所述针卡pcb连接；
7、量产芯片，所述量产芯片通过所述针卡pcb上的探针和所述切换测试电路与所述针卡pcb连接；
8、所述测试机通过所述切换测试电路在与所述样品芯片连接和与所述量产芯片连接之间切换，以切换到样品测试模式或量产测试模式。
9、进一步地，所述晶圆测试环境自检系统中，所述针卡pcb通过排线或pogo pi n与所述测试机连接。
10、进一步地，所述晶圆测试环境自检系统中，所述切换测试电路包括第一继电器k1、第二继电器k2、第三继电器k3、第四继电器k4、第五继电器k5和第六继电器k6；
11、在样品测试模块下，所述测试机的程序通过ur0端口、ur1端口、ur2端口、ur3端口、ur4端口、ur5端口、ur6端口分别对所述第一继电器k1、第二继电器k2、第三继电器k3、第四继电器k4、第五继电器k5和第六继电器k6进行控制；
12、所述测试机的dps控制端276f和274f分别通过所述第一继电器k1连接到所述样品芯片的vref引脚和v1 p8引脚；
13、通过所述第二继电器k2，将所述测试机的ch73通道连接到所述样品芯片的p26引脚,所述测试机的ch41通道连接到所述样品芯片的p27引脚；
14、通过所述第三继电器k3，将所述测试机的ch107通道连接到所述样品芯片的p10引脚,所述测试机的ch11通道连接到所述样品芯片的p11引脚；
15、通过所述第四继电器k4，将所述测试机的ch105通道连接到所述样品芯片的p57引脚，所述测试机的ch40通道连接到所述样品芯片的p34引脚；
16、通过所述第五继电器k5，将所述测试机的ch251通道连接到所述样品芯片的p105引脚，所述测试机的ch154通道连接到所述样品芯片的p104引脚；
17、通过所述第六继电器k6，将所述测试机的ch219通道连接到所述样品芯片的p107引脚，所述测试机的ch187通道连接到所述样品芯片的p106引脚；
18、在量产测试模块下，所述测试机的程序通过ur0端口、ur1端口、ur2端口、ur3端口、ur4端口、ur5端口、ur6端口分别对所述第一继电器k1、第二继电器k2、第三继电器k3、第四继电器k4、第五继电器k5和第六继电器k6进行控制；
19、所述测试机的dps控制端276f和274f分别通过所述第一继电器k1连接到所述量产芯片的p_vref引脚和p_v1 p8引脚；
20、通过所述第二继电器k2，将所述测试机的ch73通道连接到所述量产芯片的p_p26引脚,所述测试机的ch41通道连接到所述量产芯片的p_p27引脚；
21、通过所述第三继电器k3，将所述测试机的ch107通道连接到所述量产芯片的p_p10引脚，所述测试机的ch11通道连接到所述量产芯片的p_p11引脚；
22、通过所述第四继电器k4，将所述测试机的ch105通道连接到所述量产芯片的p_p57引脚，所述测试机的ch40通道连接到所述量产芯片的p_p34引脚；
23、通过所述第五继电器k5，将所述测试机的ch251通道连接到所述量产芯片的p_p105引脚，所述测试机的ch154通道连接到所述量产芯片的p本文档来自技高网...
【技术保护点】
1.一种晶圆测试环境自检系统，其特征在于，所述系统包括：
2.根据权利要求1所述的晶圆测试环境自检系统，其特征在于，所述针卡PCB通过排线或Pogo Pin与所述测试机连接。
3.根据权利要求1所述的晶圆测试环境自检系统，其特征在于，所述切换测试电路包括第一继电器K1、第二继电器K2、第三继电器K3、第四继电器K4、第五继电器K5和第六继电器K6；
4.根据权利要求3所述的晶圆测试环境自检系统，其特征在于，所述第一继电器K1、第二继电器K2、第三继电器K3、第四继电器K4、第五继电器K5和第六继电器K6的型号均为TQ2-5V。
5.根据权利要求1所述的晶圆测试环境自检系统，其特征在于，在所述测试机的测试程序中，在所述样品测试模块下，所述样品芯片的基准电压卡控值为1.2V±2mV；
6.根据权利要求1所述的晶圆测试环境自检系统，其特征在于，所述样品芯片的基准电压为1.2V±1mV。
7.一种晶圆测试环境自检方法，采用如权利要求1-6所述的晶圆测试环境自检系统执行，其特征在于，所述方法包括：
8.根据
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求7-8中任一项所述的晶圆测试环境自检方法。
10.一种包含计算机可执行指令的存储介质，其特征在于，所述计算机可执行指令由计算机处理器执行，以实现如权利要求7-8中任一项所述的晶圆测试环境自检方法。
...【技术特征摘要】
1.一种晶圆测试环境自检系统，其特征在于，所述系统包括：
2.根据权利要求1所述的晶圆测试环境自检系统，其特征在于，所述针卡pcb通过排线或pogo pin与所述测试机连接。
3.根据权利要求1所述的晶圆测试环境自检系统，其特征在于，所述切换测试电路包括第一继电器k1、第二继电器k2、第三继电器k3、第四继电器k4、第五继电器k5和第六继电器k6；
4.根据权利要求3所述的晶圆测试环境自检系统，其特征在于，所述第一继电器k1、第二继电器k2、第三继电器k3、第四继电器k4、第五继电器k5和第六继电器k6的型号均为tq2-5v。
5.根据权利要求1所述的晶圆测试环境自检系统，其特征在于，在所述测试机的测试程序中，在所述样品测试模块下，所述样品芯片的基准电压卡控值为1.2v±2mv；
<...【专利技术属性】
技术研发人员：杨柳，皇晓莉，谢凯，卢奇，李成威，陈润辉，
申请(专利权)人：上海利扬创芯片测试有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。