【技术实现步骤摘要】
本公开涉及缓冲电压数模转换器(dac)的自校准。
技术介绍
1、缓冲器提供了在不同阻抗的组件之间传递信号的一种方式。目标是保存输出且将准确且可靠的信号提供到后续阶段。电压缓冲器通过改变电流同时保持电压恒定来实现这一点。组合无缓冲电压dac与运算放大器或op-amp，会形成缓冲电压dac。有许多解决方案可以提高缓冲电压dac的精度，但op-amp输入偏移很难校准，特别是对于高功率或高速应用而言。
2、在低速下，可以使用斩波/自动调零op-amp。斩波/自动调零op-amp使用两个时钟相位和一个单独的调零放大器来校正输入偏移。两个时钟相位期间产生的电压存储在单独的电容器上并形成校准的基础。然而，这种解决方案通常限于采样率小于约300ksps(即，每秒300,000个采样)的应用。
3、对于更高的速度(例如，超过大约1msps)，可以使用op-amp偏移微调，其中通过对数字加权电流源进行编程来调整偏移电压。物理上，这涉及基于将误差数字化而产生的代码来熔断电路板上的多晶硅熔丝。结果是，一旦校准，就无法调整任何温度/电压相关性。
4、因此，设计可以很容易地进行校准并在各种速度、输入电压和温度范围内操作的高精度电压缓冲dac是需要解决的重要问题。
技术实现思路
1、根据第一方面，提供一种自校准缓冲电压dac，包括：
2、dac，所述dac被配置成接收输入数字信号并输出第一模拟电压信号；
3、缓冲放大器，所述缓冲放大器被配置成从所述da
4、电压-频率转换器，所述电压-频率转换器被配置成选择性地接收所述第一电压信号和所述第二电压信号并以相应第一频率和第二频率提供第一输出信号和第二输出信号；
5、计数器，所述计数器被配置成从所述电压-频率转换器接收所述输出信号并提供对应于所述相应第一频率和第二频率的相应第一数字输出信号和第二数字输出信号；
6、比较器，所述比较器被配置成接收所述第一数字输出信号和所述第二数字输出信号并提供数字校准偏移；以及
7、dac误差码模块，所述dac误差码模块被配置成接收数字输入码和所述数字校准偏移并将偏移校正后的输入数字信号提供到所述dac。
8、所述自校准缓冲电压dac电路可另外包括：
9、第一开关，所述第一开关将所述dac的输出可切换地连接到所述电压-频率转换器的输入；以及
10、第二开关，所述第二开关将所述缓冲放大器的输出可切换地连接到所述电压-频率转换器的所述输入。
11、所述自校准缓冲电压dac电路可另外包括控制器，所述控制器被配置成提供第一开关信号和第二开关信号以控制相应第一开关和第二开关的操作。所述控制器可被配置成：
12、提供所述第一开关信号和所述第二开关信号以在正常操作模式下断开所述第一开关并闭合所述第二开关；以及
13、提供所述第一开关信号和所述第二开关信号以在校准模式下顺序地断开和闭合所述第一开关和所述第二开关以将所述第一电压信号和所述第二电压信号顺序地提供到所述电压-频率转换器。
14、所述自校准缓冲电压dac电路可另外包括时钟信号发生器，所述时钟信号发生器被配置成以时钟信号频率将时钟信号提供到所述计数器，所述计数器被配置成通过将所述时钟信号频率除以所述相应第一频率和第二频率来提供所述第一数字输出信号和第二数字输出信号。
15、所述自校准缓冲电压dac电路可另外包括第一分频器，所述第一分频器被配置成对所述时钟信号的频率进行分频以将分频时钟信号提供到所述计数器。
16、所述自校准缓冲电压dac电路可另外包括第二分频器，所述第二分频器被配置成对所述第一电压信号和所述第二电压信号的频率进行分频以将分频后的第一输出信号和第二输出信号提供到所述计数器。
17、所述自校准缓冲电压dac电路可另外包括存储器模块，所述存储器模块包括第一存储器槽和第二存储器槽，所述存储器模块被配置成接收所述第一数字输出信号和所述第二数字输出信号，以将所述第一数字输出信号和所述第二数字输出信号存储在相应第一存储器槽和第二存储器槽中。所述比较器可被配置成从所述相应第一存储器槽和第二存储器槽接收所述第一数字输出信号和所述第二数字输出信号。所述存储器模块可包括第三开关和第四开关，所述第三开关和所述第四开关被配置成将所述第一数字输出信号和所述第二数字输出信号可切换地连接到所述相应第一存储器槽和第二存储器槽。
18、所述比较器模块可被配置成将所述数字校准偏移计算为所述第一数字输出信号与所述第二数字输出信号之间的差。
19、所述dac误差码模块可包括dac误差码逻辑模块，所述dac误差码逻辑模块被配置成：
20、将所述数字校准偏移与预定最小偏移进行比较；
21、如果所述数字校准偏移不小于所述预定最小偏移，则将所述数字校准偏移输出到dac输入求和模块；以及
22、如果所述数字校准偏移小于所述预定最小偏移，则将零值输出到dac输入求和模块。
23、根据第二方面，提供一种校准缓冲电压dac的方法，所述缓冲电压dac包括被配置成接收输入数字信号并提供第一模拟电压信号的dac，以及被配置成从所述dac接收第一电压信号并提供缓冲后的第二模拟电压信号的缓冲放大器，所述方法包括：
24、将所述第一电压信号提供到电压-频率转换器；
25、测量所述电压-频率转换器的输出的第一频率；
26、将所述第二电压信号提供到所述电压-频率转换器；
27、测量所述电压-频率转换器的所述输出的第二频率；
28、计算所述第一频率与所述第二频率之间的差；
29、确定所述差的数字校准偏移；
30、组合所述数字校准偏移与输入数字信号以提供偏移校正后的输入数字信号；以及
31、将所述校正后的输入数字信号提供到所述dac。
32、所述方法可另外包括：
33、利用第一开关将所述dac的输出连接到所述电压-频率转换器的输入；以及
34、利用第二开关将所述缓冲放大器的输出连接到所述电压-频率转换器的所述输入。
35、控制器可以提供第一开关信号和第二开关信号以控制相应第一开关和第二开关的操作。所述控制器可：
36、提供所述第一开关信号和所述第二开关信号以在正常操作模式下断开所述第一开关并闭合所述第二开关；以及
37、提供所述第一开关信号和所述第二开关信号以在校准模式下顺序地断开和闭合所述第一开关和所述第二开关以将所述第一电压信号和所述第二电压信号顺序地提供到所述电压-频率转换器。
38、包括第一存储器槽和第二存储器槽的存储器模块可以接收所述第一数字输出信号和所述第二数字输出信号，以将所述第一数字输出信号和所述第二数字输出信号存储在相应第一存储器槽和第二存储器槽本文档来自技高网...
【技术保护点】
1.一种自校准缓冲电压DAC电路，其特征在于，包括：
2.根据权利要求1所述的自校准缓冲电压DAC电路，其特征在于，另外包括：
3.根据权利要求1所述的自校准缓冲电压DAC电路，其特征在于，另外包括时钟信号发生器，所述时钟信号发生器被配置成以时钟信号频率将时钟信号提供到所述计数器，所述计数器被配置成通过将所述时钟信号频率除以所述相应第一频率和第二频率来提供所述第一数字输出信号和第二数字输出信号。
4.根据权利要求1所述的自校准缓冲电压DAC电路，其特征在于，另外包括存储器模块，所述存储器模块包括第一存储器槽和第二存储器槽，所述存储器模块被配置成接收所述第一数字输出信号和所述第二数字输出信号，以将所述第一数字输出信号和所述第二数字输出信号存储在相应第一存储器槽和第二存储器槽中。
5.根据权利要求1所述的自校准缓冲电压DAC电路，其特征在于，所述DAC误差码模块包括DAC误差码逻辑模块，所述DAC误差码逻辑模块被配置成：
6.一种校准缓冲电压DAC的方法，所述缓冲电压DAC包括被配置成接收输入数字信号并提供第一模拟电压信号的
7.根据权利要求6所述的方法，其特征在于，另外包括：
8.根据权利要求7所述的方法，其特征在于，控制器提供第一开关信号和第二开关信号以控制相应第一开关和第二开关的操作。
9.根据权利要求6所述的方法，其特征在于，包括第一存储器槽和第二存储器槽的存储器模块接收所述第一数字输出信号和所述第二数字输出信号，以将所述第一数字输出信号和所述第二数字输出信号存储在相应第一存储器槽和第二存储器槽中。
10.根据权利要求6所述的方法，其特征在于，逻辑模块：
...【技术特征摘要】
1.一种自校准缓冲电压dac电路，其特征在于，包括：
2.根据权利要求1所述的自校准缓冲电压dac电路，其特征在于，另外包括：
3.根据权利要求1所述的自校准缓冲电压dac电路，其特征在于，另外包括时钟信号发生器，所述时钟信号发生器被配置成以时钟信号频率将时钟信号提供到所述计数器，所述计数器被配置成通过将所述时钟信号频率除以所述相应第一频率和第二频率来提供所述第一数字输出信号和第二数字输出信号。
4.根据权利要求1所述的自校准缓冲电压dac电路，其特征在于，另外包括存储器模块，所述存储器模块包括第一存储器槽和第二存储器槽，所述存储器模块被配置成接收所述第一数字输出信号和所述第二数字输出信号，以将所述第一数字输出信号和所述第二数字输出信号存储在相应第一存储器槽和第二存储器槽中。
5.根据权利要求1所述的自校准缓冲电压dac电路，其特征在于，所述da...
【专利技术属性】
技术研发人员：张义忠，金杰，莫易昆，姚红燕，曹林浩，汪思彤，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。