System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 具有稳健的栅极的增强模式晶体管和方法技术_技高网

具有稳健的栅极的增强模式晶体管和方法技术

技术编号:41703570 阅读:13 留言:0更新日期:2024-06-19 12:35
本公开涉及一种具有稳健的栅极的增强模式晶体管和方法。所公开的结构包括增强模式高电子迁移率晶体管(HEMT)。HEMT包括势垒层和栅极,势垒层具有横向地定位在薄部分之间的厚部分。栅极包括位于势垒层的厚部分上并且具有横向地定位在薄部分之间的厚部分的半导体层(例如,P型III‑V族半导体层)。栅极还包括位于半导体层上并且比半导体层的厚部分窄的栅极导体层,使得栅极的端壁呈台阶状。靠近这些端壁的势垒层的薄部分最小化或消除了在下方的沟道层中的电荷建立。为了阻断围绕栅极的电流路径,隔离区可以位于偏离半导体层的势垒层的薄部分下方。该结构还可以包括交替的e模式和d模式HEMT。另外还公开了相关联的方法实施例。

【技术实现步骤摘要】

本公开涉及晶体管,更具体地说,涉及包括具有稳健的(robust)栅极的增强模式(e模式)高电子迁移率晶体管(hemt)的半导体结构的实施例以及形成该结构的方法的实施例。


技术介绍

1、hemt已成为射频(rf)和毫米波(mmwave)(例如3-300ghz)无线应用的领先技术。这种hemt通常是耗尽模式(d模式)器件,其可以被修改以形成增强模式(e模式)器件。然而,目前可用的e模式hemt存在可靠性问题。


技术实现思路

1、本文公开了一种半导体结构的实施例。所述半导体结构可以包括势垒层,所述势垒层具有横向地定位在第二势垒部分之间并且比所述第二势垒部分厚的第一势垒部分。所述半导体结构还可以包括栅极。所述栅极可以包括半导体层和栅极导体层。所述半导体层可以位于所述第一势垒部分上,并且可以具有在所述第一势垒部分上方的横向地定位在第二半导体部分之间并且比所述第二半导体部分厚的第一半导体部分。所述栅极导体层可以位于所述第一半导体部分上,并且宽度比所述第一半导体部分窄。

2、本文公开的半导体结构的一些实施例可以包括势垒层,所述势垒层具有交替的第一势垒部分和第二势垒部分。每个第一势垒部分可以横向地定位在相邻的第二势垒部分之间并且比所述相邻的第二势垒部分厚。所述半导体结构还可以包括多个栅极。每个栅极可以包括半导体层和栅极导体层。所述半导体层可以位于第一势垒部分上,并且可以具有在所述第一势垒部分上方的横向地定位在第二半导体部分之间并且比所述第二半导体部分厚的第一半导体部分。所述栅极导体层可以位于所述第一半导体部分上,并且宽度比所述第一半导体部分窄。所述半导体结构还可以包括保形电介质层,所述保形电介质层位于所述栅极上方并且还位于所述栅极的相对侧上的所述第二势垒部分上。

3、本文还公开了用于形成这种半导体结构的方法实施例。例如,所公开的方法实施例可以包括形成势垒层以及形成位于所述势垒层上方的栅极。所述栅极可以形成为包括半导体层和栅极导体层,如下所述。所述半导体层可以位于所述势垒层的第一势垒部分上,所述第一势垒部分位于第二势垒部分之间并且比所述第二势垒部分厚。此外,所述半导体层可以具有在所述第一势垒部分上方的横向地定位在第二半导体部分之间并且比所述第二半导体部分厚的第一半导体部分。所述栅极导体层可以位于所述第一半导体部分上,并且宽度比所述第一半导体部分窄。

本文档来自技高网...

【技术保护点】

1.一种结构,包括:

2.根据权利要求1所述的结构,还包括:

3.根据权利要求2所述的结构,其中,所述隔离区包括氩掺杂区。

4.根据权利要求2所述的结构,其中,所述隔离区偏离所述半导体层。

5.根据权利要求1所述的结构,其中,所述半导体层包括P型III-V族半导体层。

6.根据权利要求1所述的结构,

7.根据权利要求1所述的结构,还包括:

8.一种结构,包括:

9.根据权利要求8所述的结构,还包括:

10.根据权利要求9所述的结构,其中,所述隔离区包括氩掺杂区。

11.根据权利要求9所述的结构,其中,所述隔离区偏离每个栅极的所述半导体层。

12.根据权利要求8所述的结构,其中,每个栅极的所述半导体层包括P型III-V族半导体层。

13.根据权利要求8所述的结构,

14.根据权利要求8所述的结构,还包括:

15.根据权利要求8所述的结构,还包括:在所述栅极中的两个栅极之间的在第二势垒部分上方对准的位于所述保形电介质层上的附加栅极。

16.一种方法,包括:

17.根据权利要求16所述的方法,其中,所述栅极的所述形成包括:

18.根据权利要求17所述的方法,其中,所述势垒层位于沟道层上方,并且其中,所述方法还包括分别在所述第二势垒部分下方的所述沟道层中形成隔离区。

19.根据权利要求18所述的方法,其中,所述隔离区的所述形成包括形成偏离所述半导体层的注入隔离区。

20.根据权利要求17所述的方法,其中,所述半导体层包括P型III-V族半导体层。

...

【技术特征摘要】

1.一种结构,包括:

2.根据权利要求1所述的结构,还包括:

3.根据权利要求2所述的结构,其中,所述隔离区包括氩掺杂区。

4.根据权利要求2所述的结构,其中,所述隔离区偏离所述半导体层。

5.根据权利要求1所述的结构,其中,所述半导体层包括p型iii-v族半导体层。

6.根据权利要求1所述的结构,

7.根据权利要求1所述的结构,还包括:

8.一种结构,包括:

9.根据权利要求8所述的结构,还包括:

10.根据权利要求9所述的结构,其中,所述隔离区包括氩掺杂区。

11.根据权利要求9所述的结构,其中,所述隔离区偏离每个栅极的所述半导体层。

12.根据权利要求8所述的结构,其中,每个栅极的所述半导体层包括p...

【专利技术属性】
技术研发人员:S·沙马M·D·莱维
申请(专利权)人:格芯美国集成电路科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1