【技术实现步骤摘要】
【国外来华专利技术】
以下的实施例涉及三维存储器阵列及其制造方法。
技术介绍
1、动态随机存取存储器(dram，dynamic random access memory)等半导体器件包括：金属氧化物半导体晶体管，包括源极及漏极；电容器，与金属氧化物半导体晶体管的源极电连接；以及位线等配线，与金属氧化物半导体晶体管的漏极电连接。
2、上述动态随机存取存储器顺应高集成化的趋势，提出了脱离二维机构的三维结构。
3、三维动态随机存取存储器是基于沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层来分离晶体管和电容器而单独配置的，由此成为了可以克服二维动态随机存取存储器所具有的小型化及高集成化限制的替代方案。
4、但是，为了体现三维动态随机存取存储器而需要克服众多技术问题。为了维持作为动态随机存取存储器的基本结构的一个晶体管和一个电容器结构，三维动态随机存取存储器需要可以与二维动态随机存取存储器类似地调节杂质掺杂(doping)的结构及制造方法，通过上述杂质掺杂来调节晶体管的性能，需要有可能对感测余量和可靠性产生影响的电容器的电容满足存储器需求值的结构和制造方法。
5、参照公开三维动态随机存取存储器的美国公开专利us2019/0006376，体现了在一个存储器单元上形成一个晶体管和一个电容器(1t-1c cell)的结构。在美国公开专利us2019/0006376中公开的现有三维动态随机存取存储器在晶体管中的杂质掺杂调节方面受限，因此，存在实际上很难调节晶体管性能的问题，不仅如此，在电容器中仅有电容器接触孔的侧面
6、对于晶体管，在晶体管中与电容器连接的源极(source)和与位线(bit line)连接的漏极(drain)为了维持n型低电阻的半导体特性而需要由具有n型高杂质浓度的硅或硅锗(n+si或sige)形成。并且，晶体管需要包括如下沟道，当与栅极绝缘膜相接并向作为栅极的金属(metal)施加电压时，在与栅极绝缘膜相接的si形成基于电场(electric field)的表面沟道(surface channel)，以此通过电子的移动连接源极与漏极，当未向栅极施加电压时不会形成表面沟道，并用于断开源极与漏极。这种沟道需要由在与栅极绝缘膜相接的半导体中具有p型低杂质浓度的硅或硅锗(p-si或sige)形成。
7、如上所述，晶体管包括由不同掺杂浓度形成的源极及漏极和沟道，由此可以提高性能及调节能力。
8、但是，在美国公开专利us2019/0006376所公开的现有三维动态随机存取存储器并未说明源极及漏极、沟道以不同的掺杂浓度形成，即使采用二维动态随机存取存储器中的现有技术，即，在以相同的物质同时形成源极及漏极、沟道之后，以具有不同掺杂浓度的方式执行掺杂工序，杂质掺杂调节也将因三维结构而受限，因此，存在实际上很难调节晶体管的性能的问题。
9、对此，三维动态随机存取存储器需要提出与如何以不同的掺杂浓度形成源极及漏极、沟道有关的具体技术。
10、针对电容器，为了具有器件所需要的电容而需要确保必要的电容器的相向面积。如上所述，电容与介电膜的介电常数及两个电极之间的相向面积成正比，与介电膜的物质厚度成反比。基于这种特性，在三维动态随机存取存储器中，电容器的相向面积应在将层叠si时的厚度尽可能最小化的条件下实现最大化。如果随着相向面积的增加，si的层叠厚度也随之增加，则三维动态随机存取存储器的总厚度也将会增加，从而存在无法进一步发展的限制。
11、这种电容器相向面积可以如以下的式1计算。
12、式1
13、相向面积＝直径×圆周率×高度
14、当二维动态随机存取存储器呈电容器垫部电极的直径为25nm，高度为1200nm的堆叠结构时，通过式1进行“25×3.14×1200”计算的二维动态随机存取存储器的相向面积的计算值为94200nm2。
15、对于三维动态随机存取存储器，当假设一层硅的厚度为25nm，基于美国公开专利us 2019/0006376中公开的结构来计算具有与所说明的示例相同面积的三维动态随机存取存储器的电容器相向面积时，计算结果可以为“接触孔的直径×圆周率(3.14)×接触孔的高度(25nm)”的值。
16、因此，三维动态随机存取存储器为了具有与二维动态随机存取存储器中的电容器相向面积相同的相向面积而需要使接触孔的直径达到1200nm。当通过在三维动态随机存取存储器的单元内所占据的面积进行计算时，计算结果是作为“单元面积＝半径2(600nm)2×圆周率(3.14)”的值的1130400nm2。
17、当计算在具有15nm的设计规则(design rule)的二维动态随机存取存储器的单元内所占据的面积时，计算结果是作为“单元面积＝6×f2(f：feature size(特征尺寸)；设计规则)＝6×152”的值的1350nm2。
18、如上所述，与二维动态随机存取存储器相比，基于现有结构的三维动态随机存取存储器将会增加超出800倍的单元面积，不仅如此，还存在为了满足所需尺寸而导致集成度降低的问题。
19、因此，需要提出如下技术，即，能够解决在三维动态随机存取存储器中仅与电极相接触的部分被用作电容器的现有结构所具有的问题。
技术实现思路
1、技术问题
2、本专利技术一实施例提出如下的三维存储器阵列及其制造方法，为了提高晶体管的性能，源极及漏极和沟道分别由具有不同掺杂浓度的半导体物质形成。
3、并且，本专利技术一实施例提出如下的三维存储器阵列及其制造方法，为了满足需求电容并改善集成度而具有相向面积得到提高的结构。
4、但是，本专利技术所要解决的技术问题并不局限于上述问题，可在不超出本专利技术的技术思想及领域的范围内能够以多种方式扩大。
5、技术方案
6、根据一实施例，在包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层的情况下单独配置晶体管及电容器的三维存储器阵列的特征在于，上述晶体管可包括：栅极膜，沿上述垂直方向延伸而成，在上述多个分离绝缘层中的每个分离绝缘层向水平方向突出；沟道，在上述多个存储器单元层中的每个存储器单元层包围上述栅极膜的至少一部分侧面；以及源极及漏极，配置于上述栅极膜的两侧，上述栅极膜的至少一部分侧面在上述多个存储器单元层中的每个存储器单元层被上述沟道包围，上述沟道和上述源极及漏极分别由具有不同掺杂浓度的半导体物质形成。
7、根据一实施方式，本专利技术的特征在于，形成上述沟道的半导体物质和形成上述源极及漏极的半导体物质可掺杂有不同的杂质种类。
8、根据再一实施方式，本专利技术的特征在于，上述三维存储器阵列还可包括反掺杂层，配置在上述源极及漏极中与上述沟道相接触的部分，使得上述沟道易于由具有与形成上述源极及漏极的半导体物质不同的掺杂浓度的半导体物质形成。
9、根据另一实施方式本文档来自技高网...
【技术保护点】
1.一种三维存储器阵列，在包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层的情况下单独配置晶体管及电容器，其特征在于，
2.根据权利要求1所述的三维存储器阵列，其特征在于，形成上述沟道的半导体物质和形成上述源极及漏极的半导体物质掺杂有不同的杂质种类。
3.根据权利要求1所述的三维存储器阵列，其特征在于，还包括反掺杂层，配置在上述源极及漏极中与上述沟道相接触的部分，使得上述沟道易于由具有与形成上述源极及漏极的半导体物质不同的掺杂浓度的半导体物质形成。
4.根据权利要求1所述的三维存储器阵列，其特征在于，还包括欧姆膜，用于改善与上述源极及漏极接触的位线或上述电容器中所包括的第一电极中的至少一个与上述源极及漏极之间的接触电阻。
5.根据权利要求1所述的三维存储器阵列，其特征在于，还包括形成在上述栅极膜及上述沟道之间的栅极绝缘膜。
6.一种三维存储器阵列，在包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层的情况下单独配置晶体管及电容器，其特征在于，
7.根据权利要求6所述的三维存储器阵列，其特征在于，
8.根据权利要求7所述的三维存储器阵列，其特征在于，上述第一电极通过配置在上述第一电极与上述源极之间的欧姆膜与上述源极相接触以改善接触电阻。
9.一种三维存储器阵列中的晶体管制造方法，上述三维存储器阵列包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层，上述三维存储器阵列中的晶体管制造方法的特征在于，
10.根据权利要求9所述的三维存储器阵列中的晶体管制造方法，其特征在于，形成上述沟道的第二半导体物质和形成上述源极及漏极的第一半导体物质掺杂有不同的杂质种类。
11.根据权利要求9所述的三维存储器阵列中的晶体管制造方法，其特征在于，使上述多个存储器单元层分别沿水平方向凹陷的步骤包括如下步骤：
12.根据权利要求9所述的三维存储器阵列中的晶体管制造方法，其特征在于，蒸镀上述栅极绝缘膜的步骤还包括如下步骤：
13.一种三维存储器阵列中的晶体管制造方法，上述三维存储器阵列包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层，上述三维存储器阵列中的晶体管制造方法的特征在于，
14.根据权利要求13所述的三维存储器阵列中的晶体管制造方法，其特征在于，形成上述沟道的第二半导体物质和形成上述源极及漏极的第一半导体物质掺杂有不同的杂质种类。
15.根据权利要求13所述的三维存储器阵列中的晶体管制造方法，其特征在于，使上述多个存储器单元层中的每个存储器单元层分别沿水平方向凹陷的步骤包括如下步骤：
16.根据权利要求13所述的三维存储器阵列中的晶体管制造方法，其特征在于，蒸镀上述栅极绝缘膜的步骤还包括如下步骤：
17.根据权利要求9或13中任一项所述的三维存储器阵列中的晶体管制造方法，其特征在于，还包括如下步骤：
18.一种三维存储器阵列中的晶体管制造方法，上述三维存储器阵列包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层，上述三维存储器阵列中的电容器制造方法的特征在于，
19.根据权利要求18所述的三维存储器阵列中的电容器制造方法，其特征在于，沿上述垂直方向蚀刻上述电容器孔的步骤为如下步骤：考虑到形成在上述半导体结构体的晶体管中所包括的源极的厚度，在上述半导体结构体上的任意位置沿上述垂直方向蚀刻上述电容器孔。
20.根据权利要求18所述的三维存储器阵列中的电容器制造方法，其特征在于，蒸镀上述第一电极的步骤包括如下步骤：
...【技术特征摘要】
【国外来华专利技术】
1.一种三维存储器阵列，在包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层的情况下单独配置晶体管及电容器，其特征在于，
2.根据权利要求1所述的三维存储器阵列，其特征在于，形成上述沟道的半导体物质和形成上述源极及漏极的半导体物质掺杂有不同的杂质种类。
3.根据权利要求1所述的三维存储器阵列，其特征在于，还包括反掺杂层，配置在上述源极及漏极中与上述沟道相接触的部分，使得上述沟道易于由具有与形成上述源极及漏极的半导体物质不同的掺杂浓度的半导体物质形成。
4.根据权利要求1所述的三维存储器阵列，其特征在于，还包括欧姆膜，用于改善与上述源极及漏极接触的位线或上述电容器中所包括的第一电极中的至少一个与上述源极及漏极之间的接触电阻。
5.根据权利要求1所述的三维存储器阵列，其特征在于，还包括形成在上述栅极膜及上述沟道之间的栅极绝缘膜。
6.一种三维存储器阵列，在包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层的情况下单独配置晶体管及电容器，其特征在于，
7.根据权利要求6所述的三维存储器阵列，其特征在于，上述第一电极在上述多个存储器单元层中的每个存储器单元层中与上述晶体管所包括的源极及漏极中的上述源极电连接。
8.根据权利要求7所述的三维存储器阵列，其特征在于，上述第一电极通过配置在上述第一电极与上述源极之间的欧姆膜与上述源极相接触以改善接触电阻。
9.一种三维存储器阵列中的晶体管制造方法，上述三维存储器阵列包括沿垂直方向交替层叠的多个分离绝缘层及多个存储器单元层，上述三维存储器阵列中的晶体管制造方法的特征在于，
10.根据权利要求9所述的三维存储器阵列中的晶体管制造方法，其特征在于，形成上述沟道的第二半导体物质和形成上述源极及漏极的第一半导体物质掺杂有不同的杂质种类...
【专利技术属性】
技术研发人员：朴泳旭，安镇浩，
申请(专利权)人：汉阳大学校产学协力团，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。