【技术实现步骤摘要】
本专利技术属于微电子器件领域，特别涉及一种多阈值纳米片gaafet器件阵列及其制备方法。
技术介绍
1、随着微电子器件尺寸不断微缩，finfet结构将面临较大瓶颈。纳米线/纳米片结构的环形栅极晶体管具有更加优秀的栅极控制能力，被公认为下阶段的首选器件结构。其现有工艺中，采用多个周期交替堆叠的si/sige超晶格结构的衬底，该技术仅面向3nm及以下节点，而且工艺流程普遍存在工艺复杂、工艺难度大的问题，无法兼容现有常规cmos工艺节点。且受到狭小栅长、纳米片上下间距以及纳米片厚度、pitch等众多因素影响，传统的多层hkmg薄膜在堆叠纳米片沟道上出现难以填充或者填充不均匀现象，导致器件阈值难以精确调控。
技术实现思路
1、本专利技术所要解决的技术问题是提供一种多阈值纳米片gaafet器件阵列及其制备方法，该gaafet器件阵列通过调控纳米片的不同厚度与前后间距以精确控制并实现gaafet的多阈值。
2、本专利技术提供了一种多阈值纳米片gaafet器件阵列，其中包括：
3、衬底层；
4、绝缘层，位于所述衬底层上，所述绝缘层的上表面为凸出的绝缘结构，于所述绝缘结构之间界定出凹槽；
5、沟道区，跨于所述凹槽之上；包括第一沟道区和第二沟道区；所述沟道区由多个纳米片构成；其中第一沟道区中的纳米片厚度小于第二沟道区中的纳米片厚度，第一沟道区环绕式栅极中的金属栅电极厚度大于第二沟道区中环绕式栅极中的金属栅电极厚度；
6、环绕式栅结构，其环绕
7、源区和漏区，设置于所述绝缘层上，分别连接于所述沟道区的两端。
8、可选地，顶栅部分在导电沟道的长度方向上具有不小于所述凹槽的尺寸。
9、可选地，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于有源区的侧缘以与相邻区域的电极分隔。
10、优选的，所述绝缘层为二氧化硅层或类似的绝缘介质材料，且含有内嵌空腔结构。所述衬底层可以选用为半导体材料或绝缘材料。进一步的，可以选用非故意掺杂的半导体材料，例如包括但不限于si、si1-x gex、ge、gan、aln、gaas、sic、zno、inp、in1-xgaxas或in1-xalxas中的一种；或者，掺杂的半导体材料，例如是si、sige、ge，或其它合适的材料。
11、进一步的，包围第一沟道的环绕式栅极中的金属栅电极层中的金属功函数层厚度小于包围第二沟道的环绕式栅极中的金属栅电极层中的金属功函数层厚度。
12、优选的，第一沟道区中纳米片厚度比第二沟道区中纳米片厚度小0.1nm～30nm，而包围第一沟道的环绕式栅极中的金属栅电极厚度比包围第二沟道的环绕式栅极中的金属栅电极厚度大0.1nm～40nm。
13、优选的，所述高k栅介质层的材料为hfo2、hfsiox、hfon、hfsion、hfalox、hflaox、al2o3、zro2、zrsiox、ta2o5或la2o3中的一种或几种。
14、优选的，所述金属栅电极层的材料为tac、tan、tin、tatbn、taern、taybn、tasin、hfsin、mosin、rutax、nitax，monx、tisin、ticn、taalc、tial、tialc、tialn、ptsix、ni3si、pt、ru、ir、mo、ti、al、w、co、cr、au、cu、ag、hfru或ruox中的一种或几种。
15、本专利技术还提供了一种多阈值纳米片gaafet器件阵列的制备方法，包括如下步骤：
16、s1、提供一绝缘体上半导体衬底，所述绝缘体上半导体衬底包括衬底层、绝缘层和顶层半导体层；所述绝缘层中含有内嵌空腔，所述空腔不贯通所述绝缘层；
17、s2、图形化所述顶层半导体层以限定有源区以及悬空沟道的形成区域，即沟道区，所述沟道区包括第一沟道区和第二沟道区，所述第一沟道和第二沟道的厚度不同，得到不同厚度的纳米片；其中第一沟道的厚度小于第二沟道的厚度；
18、s3、在所述沟道区外围生长界面层，然后沉积高k栅介质层；
19、s4、在所述高k栅介质层外围继续生长覆盖层、阻挡层、功函数层，得到第一沟道单元(i)和第二沟道单元(ii)；
20、s5、填充介质层；
21、s6、图形化介质层，露出第一沟道单元(i)；
22、s7、选择性刻蚀减薄第一沟道的功函数层；
23、s8、去除介质层；
24、s9、沉积金属栅填充层，形成多层高k/金属栅电极结构；
25、s10、图形化金属栅电极层，通过离子注入或选择性外延形成源区、漏区；沉积钝化层；在源区、漏区、金属栅电极层处开孔并形成金属接触及金属连线，得到多阈值纳米片gaafet器件阵列。
26、可选地，形成多层高k/金属栅结构的工艺方法包括不限于膜层的顺次沉积、选择光刻和腐蚀工艺过程。沉积的方法包括但不限于ald、cvd、pvd等方式。
27、可选地，所述步骤s1中的顶层半导体层的材料为si、si1-x gex、ge、gan、aln、gaas、sic、zno、inp、in1-xgaxas、in1-xalxas中的一种或几种。
28、可选地，所述步骤s2中的沟道区纳米片厚度为1nm～100nm。
29、可选地，所述步骤s5中的介质层材料为绝缘有机物、sio2、si3n4、低k介电层、非晶碳中的一种或几种。
30、可选地，所述步骤s10中的钝化层材料为绝缘有机物、sio2、si3n4、低k介电层、非晶碳中的一种或几种。
31、可选地，所述功函数层材料为tin、tan、tinx、tanx、tisni、al、tial、tial x、tialcx、ticx、tacx中的一种或几种。
32、可选地，所述步骤s9中的金属栅填充层材料为pt、ru、ir、mo、ti、al、w、co、cr、au、cu、ag中的一种或几种。
33、可选地，所述沟道区包括纳米线沟道、纳米片沟道和纳米板沟道中的一种。
34、有益效果
35、本专利技术的特点在于设置沟道区，跨设于所述空腔之上，包括第一沟道和第二沟道，所述第一沟道和第二沟道的厚度不同，得到不同厚度的纳米片。此外，对第一沟道和第二沟道设置不同厚度的功函数层，进一步控制不同沟道区域器件的阈值电压。本专利技术通过调控纳米片的不同厚度与沟道间距以及金属栅电极厚度以精确控制并实现gaafet的多阈值，且其制备工艺实现较为简单，可兼容常规cmos工艺节点，具有良好的市场应用前景。
本文档来自技高网...【技术保护点】
1.一种多阈值纳米片GAAFET器件阵列，包括：
2.根据权利要求1所述的GAAFET器件阵列，其特征在于：制备该器件阵列的衬底包含衬底层、绝缘层和顶层半导体层；其中，所述绝缘层为二氧化硅层或类似的绝缘介质材料，且含有内嵌空腔结构；所述衬底层为半导体材料或绝缘材料；所述顶层半导体层的材料为Si、Si1-x Gex、Ge、GaN、AlN、GaAs、SiC、ZnO、InP、In1-xGaxAs、In1-xAlxAs中的一种或几种或者为掺杂的半导体材料。
3.根据权利要求1所述的GAAFET器件阵列，其特征在于：所述金属栅电极层包含覆盖层、阻挡层、功函数层和填充层。所述金属栅电极层的材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax、MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx中的一种或几种。
4.根据权利要求3所述的GAAFET器件
5.根据权利要求1所述的GAAFET器件阵列，其特征在于：第一沟道区中纳米片厚度比第二沟道区中纳米片厚度小0.1nm～30nm，而包围第一沟道的环绕式栅极中的金属栅电极厚度比包围第二沟道的环绕式栅极中的金属栅电极厚度大0.1nm～40nm。
6.根据权利要求1所述的GAAFET器件阵列，其特征在于：所述高K栅介质层的材料为HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3中的一种或几种。
7.一种多阈值纳米片GAAFET器件阵列的制备方法，包括如下步骤：
8.根据权利要求7所述的方法，其特征在于：所述步骤S1中绝缘层为二氧化硅层或类似的绝缘介质材料，且含有内嵌空腔结构；所述衬底层为半导体材料或绝缘材料；所述顶层半导体层的材料为Si、Si1-x Gex、Ge、GaN、AlN、GaAs、SiC、ZnO、InP、In1-xGaxAs、In1-xAlxAs中的一种或几种。
9.根据权利要求7所述的方法，其特征在于：所述步骤S2中的沟道区纳米片厚度为1nm～100nm。
10.根据权利要求7所述的方法，其特征在于：所述步骤S5中的介质层材料为绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种。
11.根据权利要求7所述的方法，其特征在于：所述步骤S10中的钝化层材料为绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种。
12.根据权利要求7所述的方法，其特征在于：所述功函数层材料为TiN、TaN、TiNx、TaNx、TiSNi、Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx中的一种或几种。
13.根据权利要求7所述的方法，其特征在于：所述步骤S9中的金属栅填充层材料为Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag中的一种或几种。
...【技术特征摘要】
1.一种多阈值纳米片gaafet器件阵列，包括：
2.根据权利要求1所述的gaafet器件阵列，其特征在于：制备该器件阵列的衬底包含衬底层、绝缘层和顶层半导体层；其中，所述绝缘层为二氧化硅层或类似的绝缘介质材料，且含有内嵌空腔结构；所述衬底层为半导体材料或绝缘材料；所述顶层半导体层的材料为si、si1-x gex、ge、gan、aln、gaas、sic、zno、inp、in1-xgaxas、in1-xalxas中的一种或几种或者为掺杂的半导体材料。
3.根据权利要求1所述的gaafet器件阵列，其特征在于：所述金属栅电极层包含覆盖层、阻挡层、功函数层和填充层。所述金属栅电极层的材料为tac、tan、tin、tatbn、taern、taybn、tasin、hfsin、mosin、rutax、nitax、monx、tisin、ticn、taalc、tial、tialc、tialn、ptsix、ni3si、pt、ru、ir、mo、ti、al、w、co、cr、au、cu、ag、hfru或ruox中的一种或几种。
4.根据权利要求3所述的gaafet器件阵列，其特征在于：包围第一沟道的环绕式栅极中的金属栅电极层中的金属功函数层厚度小于包围第二沟道的环绕式栅极中的金属栅电极层中的金属功函数层厚度。
5.根据权利要求1所述的gaafet器件阵列，其特征在于：第一沟道区中纳米片厚度比第二沟道区中纳米片厚度小0.1nm～30nm，而包围第一沟道的环绕式栅极中的金属栅电极厚度比包围第二沟道的环绕式栅极中的金属栅电极厚度大0.1nm～40nm。
6.根据权利要求...
【专利技术属性】
技术研发人员：母志强，陈锦，俞文杰，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。