【技术实现步骤摘要】
本申请涉及芯片，尤其涉及一种裸片、芯片及电子设备。
技术介绍
1、小芯片(chiplet)通常会采用包括微凸块(microbump)、混合键合(hybridbonding)、硅通孔(throughsiliconvia，tsv)等的互连介质实现裸片(die)与裸片之间的信号互连，这些互连介质的特点是密度极高、间距极小，以满足互连数目、带宽提升的需求。而互连数目的提升，势必带来缺陷发生概率的提升，因此需要通过冗余修复的设计，来降低缺陷对良率的影响。即通过增加一定比例的冗余通道，使得在正常通路有缺陷发生时，将信号转移到冗余通道来传输，从而使得chiplet芯片跨die的信号能够正常传输。
2、现有的冗余修复方案是在合封/堆叠前，先对chiplet芯片自身用于互连的接口逻辑做内环回测试，筛出后续不可修复的芯片，防止其流入下一个环节。然后，无故障或者可修复的芯片合封/堆叠后，对互连口做跨die互连测试，但是，现有的冗余修复方案需要将测试信息发送给自动测试(automatictestequipment，ate)机台，由ate机台上预先加载的编程算法计算修复数据(即冗余通道路由关系)，然后将该值传输给两个die，并烧写到die内的非易失性存储器中。但是，通过这种方式，增加了测试的时间和成本，降低了测试效率。
技术实现思路
1、本申请实施例提供了一种裸片、芯片及电子设备，以解决现有的裸片互连口冗余修复方案测试时间长和成本高的问题，从而降低测试成本，提高测试效率。
2、为了达
3、第一方面，提供了一种裸片，该裸片包括设有通信通道和冗余通道的第一接口；与第一接口耦接的第一多路选择器；与第一多路选择器耦接的第一内建自测试电路；以及第二多路选择器、第一寄存器和存储器。其中，第二多路选择器的第一输入端与第一寄存器的输出端耦接。第二多路选择器的第二输入端与第一内建自测试电路耦接。第二多路选择器的输出端分别与第一多路选择器的控制端和第一寄存器的输入端耦接。第一寄存器还与存储器耦接。基于此，在对裸片的第一接口进行互连测试时，第一内建自测试电路可以获取第一多路选择器接收的信号，该信号通过第一内建自测试电路进行校验后可以在第二多路选择器的第二输入端与输出端导通时，将修复数据传输至第一寄存器，然后从第一寄存器保存到存储器中。当裸片再次上电时，可以从存储器中读取修复数据到第一寄存器中。然后控制第二多路选择器的第一输入端与输出端导通，即可通过该修复数据控制第一多路选择器进行通道切换，以利用第一接口上的冗余通道对第一接口进行修复。通过这种方式，利用裸片内部的硬件电路即可实现第一接口的测试和冗余修复。第一内建自测试电路无需向外部的ate机台发送测试信息，并通过ate机台计算第一接口的修复值，然后再将修复数值烧写进裸片内的存储器中，从而降低了互连口冗余测试的时间和成本，同时也提高了测试的效率。
4、在一种可能的实现方式中，上述裸片还包括第二寄存器，该第二寄存器的输入端与第二多路选择器的输出端耦接；该第二寄存器的输出端分别与第一多路选择器的控制端和第一寄存器的输入端耦接。通过第二寄存器可以对第二多路选择器输出的修复数据进行缓存后再传输至第一多路选择器的控制端，从而使第一多路选择器更加有序的切换导通的通道。
5、在一种可能的实现方式中，上述的裸片还包括第二接口；与该第二接口耦接的第三多路选择器；与第三多路选择器耦接的第二内建自测试电路；以及第四多路选择器和第三寄存器。其中，第四多路选择器的第一输入端与第二寄存器的输出端耦接。第四多路选择器的第二输入端与第二内建自测试电路耦接。第三寄存器的输入端与第四多路选择器的输出端耦接。第三寄存器的输出端分别与第三多路选择器的控制端和第一寄存器的输入端耦接。基于此，在进行互连测试时，第一内建自测试电路输出的第一接口的修复数据可以通过第二寄存器进行缓存，第二内建自测试电路输出的第二接口的修复数据可以通过第三寄存器进行缓存。第三寄存器中的修复数据可以先通过第一寄存器存入存储器；第二寄存器中的修复数据可以先通过第三寄存器后，再通过第一寄存器存入存储器，从而实现裸片上多个接口的互连测试。当裸片再次上电时，可以从存储器中将两个接口的修复数据读取到第一寄存器中，并按照串行移位的方式发送给第二寄存器和第三寄存器，从而利用对应的多路选择器为对应的接口进行冗余修复。
6、可以理解的是，当裸片上接口的数量更多时，可以参照第二接口的方式设置对应的内建自测试电路、多路选择器以及寄存器等。
7、在一种可能的实现方式中，第一内建自测试电路包括与第一多路选择器耦接的第一触发器，以及与第一触发器耦接的第二触发器；第二触发器的输出端与第二多路选择器的第二输入端耦接。基于此，第一触发器可以根据第一多路选择器接收的信号生成校验信号；然后第二触发器根据校验信号可以进一步生成修复数据，无需再将校验信号发送至外部ate机台进行计算，降低了成本。
8、在一种可能的实现方式中，第一内建自测试电路还包括第一缓冲器，该第一缓冲器耦接在第一多路选择器和第一触发器之间。通过该第一缓冲器可以对第二多路选择器接收的信号进行缓冲后再传输给第一触发器，可以使高速传输的信号更加有序的进行传输。
9、在一种可能的实现方式中，第一内建自测试电路还包括与第一多路选择器耦接的第一信号发生器。通过第一信号发生器可以生成测试信号，并通过第一接口传输给与其耦接的另一个裸片上的接口，以便于另一个裸片根据该测试信号对自身的接口进行检测。
10、在一种可能的实现方式中，第一内建自测试电路还包括耦接在第一多路选择器和第一信号发生器之间的第二缓冲器。通过第二缓冲器可以对第一信号发生器输出的测试信号进行缓冲后再输出，从而使高速传输的信号更加有序的进行传输。
11、在一种可能的实现方式中，第一内建自测试电路还包括异或逻辑门，该异或逻辑门的第一输入端与第一信号发生器耦接；该异或逻辑门的第二输入端与第二触发器的输出端耦接。通过该异或逻辑门，可以通过第一信号发生器向第一接口输出一个测试信号，然后依据第二触发器输出的修复数据再次向第一接口输出一个测试信号。另一个裸片可以根据接收的两个测试信号确认自身接口上的故障通道并生成对应的修复数据，可以更为准确的对接口进行修复。
12、在一种可能的实现方式中，上述裸片还包括与第二多路选择器的控制端耦接的状态寄存器。通过该状态寄存器可以配置裸片进行互连测试和再次上电后的状态值，从而对第二多路选择器进行选通控制。
13、在一种可能的实现方式中，上述裸片还包括压缩电路和解压电路。其中，压缩电路分别与第一寄存器的输入端和第二多路选择器的控制端耦接。解压电路分别与第一寄存器的输出端和第二多路选择器的第一输入端耦接。通过设置的压缩电路和解压电路可以节约存储器的存储空间。
14、第二方面，提供了一种芯片，该芯片包括第一裸片和第二裸片。其中，第一裸片和第二裸片为上述第一方面中任一种可能的实现方式本文档来自技高网...
【技术保护点】
1.一种裸片，包括设有通信通道和冗余通道的第一接口；与所述第一接口耦接的第一多路选择器；与所述第一多路选择器耦接的第一内建自测试电路；其特征在于，还包括第二多路选择器、第一寄存器和存储器；
2.根据权利要求1所述的裸片，其特征在于，还包括第二寄存器，所述第二寄存器的输入端与所述第二多路选择器的输出端耦接；所述第二寄存器的输出端分别与所述第一多路选择器的控制端和所述第一寄存器的输入端耦接。
3.根据权利要求2所述的裸片，其特征在于，还包括第二接口；与所述第二接口耦接的第三多路选择器；与所述第三多路选择器耦接的第二内建自测试电路；以及第四多路选择器和第三寄存器；
4.根据权利要求1-3任一项所述的裸片，其特征在于，
5.根据权利要求4所述的裸片，其特征在于，所述第一内建自测试电路还包括：耦接在所述第一多路选择器和所述第一触发器之间的第一缓冲器。
6.根据权利要求4所述的裸片，其特征在于，所述第一内建自测试电路还包括：
7.根据权利要求6所述的裸片，其特征在于，所述第一内建自测试电路还包括：
8.根据权
9.根据权利要求1-8任一项所述的裸片，其特征在于，还包括与所述第二多路选择器的控制端耦接的状态寄存器。
10.根据权利要求1所述的裸片，其特征在于，还包括：压缩电路和解压电路；
11.一种芯片，其特征在于，包括第一裸片和第二裸片，所述第一裸片和所述第二裸片为如权利要求1-10任一项所述的裸片，且所述第一裸片的第一接口与所述第二裸片的第一接口耦接。
12.一种电子设备，其特征在于，包括电路板，以及设置在电路板上的如权利要求11所述的芯片。
...【技术特征摘要】
1.一种裸片，包括设有通信通道和冗余通道的第一接口；与所述第一接口耦接的第一多路选择器；与所述第一多路选择器耦接的第一内建自测试电路；其特征在于，还包括第二多路选择器、第一寄存器和存储器；
2.根据权利要求1所述的裸片，其特征在于，还包括第二寄存器，所述第二寄存器的输入端与所述第二多路选择器的输出端耦接；所述第二寄存器的输出端分别与所述第一多路选择器的控制端和所述第一寄存器的输入端耦接。
3.根据权利要求2所述的裸片，其特征在于，还包括第二接口；与所述第二接口耦接的第三多路选择器；与所述第三多路选择器耦接的第二内建自测试电路；以及第四多路选择器和第三寄存器；
4.根据权利要求1-3任一项所述的裸片，其特征在于，
5.根据权利要求4所述的裸片，其特征在于，所述第一内建自测试电路还包括：耦接在所述第一多路选择器和所述第一...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。