【技术实现步骤摘要】
本专利技术涉及数字信息传输，尤其涉及一种数据信号采样装置和数据信号采样方法。
技术介绍
1、在多个时钟域的技术方案中，数据信号需要从其中一个时钟域传播到另一个时钟域。例如在大规模专用集成电路(application specific integrated circuit, asic)芯片中存在多个时钟，形成多个时钟域。对于非同频同相的时钟的数据信号采样，需要做异步处理，否则可能在数据信号采样的过程中由于亚稳态而出现错误。亚稳态指输入数据信号电平变化的过程。输入数据信号电平变化的过程中被寄存器采样，此时会采样到不确定的值，导致不可预期的错误，从而导致芯片功能出错。
2、请参考图1，源数据信号d1在第一时钟信号clk1的上升沿采样，源数据信号d1需要在第一时钟信号clk1的上升沿前后稳定，即在t1稳定，而不能是亚稳态。
3、为了确保数据信号能够可靠地从一个时钟域传播到另一个同频不同相的时钟域，可以采用打拍的方式，即通过多个连续的寄存器进行寄存，从而保证采样的结果不容易受到亚稳态的干扰。如图2，一个时钟域的时钟信号是第一时钟信号clk1，另一个同频不同相的时钟域的时钟信号是第二时钟信号clk2，为了避免采样到亚稳态，本领域普遍采用3拍采样，即在第3个周期才能确认，以保障数据信号采样的可靠性。这样就会导致输出的数据信号d11晚了至少2个时钟周期，导致数据信号从第一时钟域传播到第二时钟域的过程需要较长的时间。因此，在对数据信号传播时间有要求的芯片中，无法采用此种方法。
4、如何把数据信号从其中一个时钟域
技术实现思路
1、本专利技术的目的在于提供一种数据信号采样装置和数据信号采样方法，以把数据信号从其中一个时钟域传播到另一个同频不同相的时钟域的时间缩短。
2、第一方面，本专利技术提供一种数据信号采样装置，包括控制模块和第一延时模块。
3、所述控制模块用于将第一时钟信号和第二时钟信号进行比较运算以得到配置信号，并将所述配置信号发送至所述第一延时模块；所述配置信号用于指定所述第一延时模块延时的时间长度；所述第一时钟信号和所述第二时钟信号同频。
4、所述第一延时模块用于根据所述配置信号将源数据信号延时输出，输出的信号为目标数据信号；所述源数据信号和所述第一时钟信号均为第一时钟域的信号，所述目标数据信号和所述第二时钟信号均为第二时钟域的信号。
5、可选地，所述控制模块包括时钟比较器、第二延时模块和控制逻辑模块。
6、所述第二延时模块的输入端用于接收所述第一时钟信号，并将所述第一时钟信号延时输出，输出的信号为第三时钟信号；所述第二延时模块的输出端与所述时钟比较器的第一输入端电连接，所述时钟比较器的第二输入端用于接收所述第二时钟信号；所述时钟比较器的输出端与所述控制逻辑模块的输入端电连接，所述控制逻辑模块的第一输出端与所述第一延时模块的控制端电连接，所述控制逻辑模块的第二输出端与所述第二延时模块的控制端电连接。
7、所述控制逻辑模块用于根据比较结果信号，生成测试信号，并将所述测试信号发送至所述第二延时模块，所述测试信号用于指定所述第二延时模块延时的时间长度。
8、所述第二延时模块用于根据所述测试信号，将所述第一时钟信号延时输出至所述时钟比较器的第一输入端。
9、所述时钟比较器用于将所述第三时钟信号和所述第二时钟信号比较，得到比较结果信号，并将所述比较结果信号发送至所述控制逻辑模块。
10、所述控制逻辑模块还用于当检测到所述比较结果信号满足设定条件时，根据当前的测试信号生成配置信号，并将所述配置信号发送至所述第一延时模块。
11、可选地，所述比较结果信号为数字信号，所述比较结果信号的状态包括高电平和低电平。
12、所述设定条件为所述比较结果信号从高电平转变为低电平，或所述比较结果信号从低电平转变为高电平。
13、可选地，所述第二延时模块包括n个第二延时单元，n为正整数且n≥2；n个所述第二延时单元依次级联。
14、所述控制逻辑模块的第二输出端有n个，所述测试信号包括n路驱动信号，所述控制逻辑模块的每个第二输出端分别与一个所述第二延时单元的控制端对应电连接。
15、所述控制逻辑模块用于根据所述比较结果信号生成n路驱动信号，并将所述驱动信号一一对应发送至每个所述第二延时单元的控制端。
16、每一个第二延时单元用于根据自身控制端接收的驱动信号，选择将从输入端接收的上一个第二延时单元输出的备用时钟信号延时输出或直接输出至下一个第二延时单元；其中，第一个第二延时单元接收的信号为第一时钟信号，最后一个第二延时单元输出的信号为第三时钟信号。
17、可选地，所述驱动信号的状态包括高电平和低电平。
18、当所述第二延时单元的控制端接收到的所述驱动信号的状态为高电平时，所述第二延时单元选择将从输入端接收的备用时钟信号延时输出；当所述第二延时单元的控制端接收到的所述驱动信号的状态为低电平时，所述第二延时单元选择将从输入端接收的备用时钟信号直接输出。
19、或者，当所述第二延时单元的控制端接收到的所述驱动信号的状态为低电平时，所述第二延时单元选择将从输入端接收的信号延时输出；当所述第二延时单元的控制端接收到的所述驱动信号的状态为高电平时，所述第二延时单元选择将从输入端接收的信号直接输出。
20、可选地，每个所述第二延时单元延时的时间长度均相同。
21、所述控制逻辑模块用于根据所述比较结果信号，确定需要进行延时的第二延时单元的数量。
22、可选地，所述时钟比较器用于根据所述第三时钟信号和所述第二时钟信号的高低电平情况，输出高电平或低电平状态的比较结果信号。
23、所述控制逻辑模块用于在当前比较结果信号的状态与上一次比较结果信号的状态相同时，将累计值加1，直至当前比较结果信号的状态与上一次比较结果信号的状态不同，并确定最终累计值，依据所述最终累计值生成配置信号，并将配置信号发送至所述第一延时模块。
24、可选地，每个所述第二延时单元均包括选择器和缓冲器。
25、每个所述第二延时单元中，缓冲器的输入端和选择器的第一输入端均与上一个第二延时单元的输出端电连接，缓冲器的输出端与所述选择器的第二输入端电连接，选择器的输出端与下一个第二延时单元的输入端电连接；其中，第一个第二延时单元的缓冲器的输入端和选择器的第一输入端接收的信号为第一时钟信号，最后一个第二延时单元的选择器的输出端输出的信号为第三时钟信号。
26、可选地，所述第一延时模块和所述第二延时模块的结构相同。
27、第二方面，本专利技术提供一种数据信号采样方法，应用于第一方面的数据信号采样装置，数据信号采样方法包括：
28、控制模块将第一时钟信号和第二时钟信号进行比较以得到配置信号，并将所述配置信号发送至第一本文档来自技高网...
【技术保护点】
1.一种数据信号采样装置，其特征在于，包括控制模块和第一延时模块；
2.如权利要求1所述的数据信号采样装置，其特征在于，所述控制模块包括时钟比较器、第二延时模块和控制逻辑模块；
3.如权利要求2所述的数据信号采样装置，其特征在于，所述比较结果信号为数字信号，所述比较结果信号的状态包括高电平和低电平；
4.如权利要求2所述的数据信号采样装置，其特征在于，所述第二延时模块包括n个第二延时单元，n为正整数且n≥2；n个所述第二延时单元依次级联；
5.如权利要求4所述的数据信号采样装置，其特征在于，所述驱动信号的状态包括高电平和低电平；
6.如权利要求4所述的数据信号采样装置，其特征在于，每个所述第二延时单元延时的时间长度均相同；
7.如权利要求6所述的数据信号采样装置，其特征在于，所述时钟比较器用于根据所述第三时钟信号和所述第二时钟信号的高低电平情况，输出高电平或低电平状态的比较结果信号；
8.如权利要求4所述的数据信号采样装置，其特征在于，每个所述第二延时单元均包括选择器和缓冲器；
9.如
10.一种数据信号采样方法，其特征在于，应用于权利要求1至9中任一项所述的数据信号采样装置，所述数据信号采样方法包括：
...【技术特征摘要】
1.一种数据信号采样装置，其特征在于，包括控制模块和第一延时模块；
2.如权利要求1所述的数据信号采样装置，其特征在于，所述控制模块包括时钟比较器、第二延时模块和控制逻辑模块；
3.如权利要求2所述的数据信号采样装置，其特征在于，所述比较结果信号为数字信号，所述比较结果信号的状态包括高电平和低电平；
4.如权利要求2所述的数据信号采样装置，其特征在于，所述第二延时模块包括n个第二延时单元，n为正整数且n≥2；n个所述第二延时单元依次级联；
5.如权利要求4所述的数据信号采样装置，其特征在于，所述驱动信号的状态包括高电平和低电平；
6.如权利要求4所述...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：深圳市电科星拓科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。