System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 光检测装置制造方法及图纸_技高网

光检测装置制造方法及图纸

技术编号:41672744 阅读:6 留言:0更新日期:2024-06-14 15:29
本申请公开一种光检测装置,其包括:第一基板部,其包括具有传感器像素的第一半导体基板;第二基板部,其包括具有用于输出像素信号的第一电路的第二半导体基板;第三基板部,其包括具有用于处理所述像素信号的第二电路的第三半导体基板;以及层间绝缘膜,其设置在所述第一半导体基板和所述第二半导体基板之间;其中,电连接所述第一基板部和所述第二基板部的第一贯通配线设置在所述层间绝缘膜中,所述第二基板部中的第一电极和所述第三基板部中的第二电极彼此接合,用于将所述第二基板部和所述第三基板部电连接,并且,在横截面图中,所述第一贯通配线的宽度窄于所述第一电极的宽度或所述第二电极的宽度中的至少一个。

【技术实现步骤摘要】

本公开涉及一种成像元件。


技术介绍

1、通过引入微细工艺和提高封装密度,已经实现了具有二维构造的成像元件的每像素的面积的减小。近年来,具有三维构造的成像元件已经被开发,以实现成像元件尺寸的进一步减小和像素的更高密度。在具有三维构造的成像元件中,例如,包括多个传感器像素的半导体基板和包括信号处理电路的半导体基板彼此层叠。信号处理电路处理由各传感器像素获得的信号。

2、引用文献列表

3、专利文献

4、专利文献1:日本特开第2010-245506号公报


技术实现思路

1、顺便提及的是,在具有三维构造的成像元件中,在层叠三层半导体芯片的情况下,不可能将所有半导体基板的前面彼此贴合。在三层半导体基板不规则地层叠的情况下,由于其中半导体基板彼此电气连接的构造,有可能增大芯片尺寸或损害每像素的面积的减小。因此,期望提供一种具有三层构造的成像元件,其具有与以前基本相同的芯片尺寸,而不会损害每像素的面积的减小。

2、根据本公开实施方案的成像元件包括依次层叠的第一基板、第二基板和第三基板。第一基板包括在第一半导体基板中的执行光电转换的传感器像素。第二基板包括在第二半导体基板中的基于从所述传感器像素输出的电荷而输出像素信号的读出电路。第三基板包括在第三半导体基板中的处理所述像素信号的逻辑电路。第一基板和第二基板中的每一个均包括层间绝缘膜和设置在所述层间绝缘膜内的第一贯通配线。第一基板和第二基板通过第一贯通配线彼此电气连接。在第二基板和第三基板均包括焊盘电极的情况下,第二基板和第三基板通过所述焊盘电极之间的接合彼此电气连接。在第三基板包括贯通第三半导体基板的第二贯通配线的情况下,第二基板和第三基板通过第二贯通配线彼此电气连接。

3、在根据本公开实施方案的成像元件中,包括执行光电转换的传感器像素的第一基板和包括读出电路的第二基板通过设置在层间绝缘膜内的第一贯通配线彼此电气连接。与第一基板和第二基板通过焊盘电极之间的接合或贯通半导体基板的贯通配线彼此电气连接的情况相比,这使得可以进一步减小芯片尺寸并减小每像素的面积。另外,在根据本公开实施方案的成像元件中,读出电路和逻辑电路形成在彼此不同的基板(第二基板和第三基板)上。与读出电路和逻辑电路形成在同一基板上的情况相比,这使得可以扩大读出电路和逻辑电路的面积。另外,在根据本公开实施方案的成像元件中,第二基板和第三基板通过焊盘电极之间的接合或贯通半导体基板的第二贯通配线而彼此电气连接。这里,在第二基板中形成读出电路,并且在第三基板中形成逻辑电路,这使得可以形成用于在第二基板和第三基板之间的电气连接的构造,与用于在第一基板和第二基板之间的电气连接的构造相比,具有更灵活的布局(例如,配置和用于连接的触点的数量)。因此,可以使用在焊盘电极之间的接合或贯通半导体基板的第二贯通配线用于在第二基板和第三基板之间的电气连接。如上所述,在根据本公开实施方案的成像元件中,各基板根据基板的集成度而彼此电气连接。

本文档来自技高网...

【技术保护点】

1.一种光检测装置,包括:

2.根据权利要求1所述的光检测装置,其中,所述第一基板部包括光电转换器、传输晶体管和浮动扩散部,所述传输晶体管电气连接到所述光电转换器,并且其中,所述浮动扩散部临时保持经由所述传输晶体管从所述光电转换器输出的电荷。

3.根据权利要求2所述的光检测装置,

4.根据权利要求3所述的光检测装置,还包括隔离材料,所述隔离材料将所述多个传感器像素中的各个传感器像素彼此分离,其中,所述隔离材料贯穿所述第一半导体基板。

5.根据权利要求3所述的光检测装置,

6.根据权利要求5所述的光检测装置,其中,所述第二基板部还包括:

7.根据权利要求6所述的光检测装置,其中,所述第一贯通配线中的所述第一个第一贯通配线和所述第二个第一贯通配线的数量大于包括在所述第一基板部中的传感器像素的数量。

8.根据权利要求3所述的光检测装置,

9.根据权利要求3所述的光检测装置,其中,所述第一贯通配线是针对所述多个传感器像素中的每个传感器像素设置的。

10.根据权利要求2所述的光检测装置,

11.根据权利要求10所述的光检测装置,其中,各组传感器像素中的传感器像素共享它们的浮动扩散部。

12.根据权利要求2所述的光检测装置,其中,所述传输晶体管的栅极经由所述第一电极和所述第二电极电连接至所述第二电路。

13.根据权利要求1所述的光检测装置,其中,所述第二电路包括设置在与源电极或漏电极接触的杂质扩散区域中的硅化物。

14.根据权利要求1所述的光检测装置,其中,所述层间绝缘膜包括:

15.根据权利要求14所述的光检测装置,

16.根据权利要求1所述的光检测装置,其中,所述第一电极和所述第二电极由铜或铝形成。

17.一种光检测装置,包括:

18.根据权利要求17所述的光检测装置,其中,所述第一基板部包括光电转换器、传输晶体管和浮动扩散部,所述传输晶体管电气连接到所述光电转换器,并且其中,所述浮动扩散部临时保持经由所述传输晶体管从所述光电转换器输出的电荷。

19.一种光检测装置,包括:

20.根据权利要求19所述的光检测装置,其中,所述第一基板部包括光电转换器、传输晶体管和浮动扩散部,所述传输晶体管电气连接到所述光电转换器,并且其中,所述浮动扩散部临时保持经由所述传输晶体管从所述光电转换器输出的电荷。

...

【技术特征摘要】

1.一种光检测装置,包括:

2.根据权利要求1所述的光检测装置,其中,所述第一基板部包括光电转换器、传输晶体管和浮动扩散部,所述传输晶体管电气连接到所述光电转换器,并且其中,所述浮动扩散部临时保持经由所述传输晶体管从所述光电转换器输出的电荷。

3.根据权利要求2所述的光检测装置,

4.根据权利要求3所述的光检测装置,还包括隔离材料,所述隔离材料将所述多个传感器像素中的各个传感器像素彼此分离,其中,所述隔离材料贯穿所述第一半导体基板。

5.根据权利要求3所述的光检测装置,

6.根据权利要求5所述的光检测装置,其中,所述第二基板部还包括:

7.根据权利要求6所述的光检测装置,其中,所述第一贯通配线中的所述第一个第一贯通配线和所述第二个第一贯通配线的数量大于包括在所述第一基板部中的传感器像素的数量。

8.根据权利要求3所述的光检测装置,

9.根据权利要求3所述的光检测装置,其中,所述第一贯通配线是针对所述多个传感器像素中的每个传感器像素设置的。

10.根据权利要求2所述的光检测装置,

11.根据权利要求10所述的光检测装置,其中,各组传感器像素...

【专利技术属性】
技术研发人员:中泽圭一北野良昭山下浩史石田実
申请(专利权)人:索尼半导体解决方案公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1