用于对集成电路内层电介质进行可靠性分析的测试用结构制造技术

本发明专利技术提供一种用于对集成电路内层电介质进行可靠性分析的测试用结构，这种测试结构中采用的金属线均为直线条形结构，并且所述金属线可以是多条直线条形结构的金属线，其各自与加宽的垫片相连接。这种结构可以完全避免测试过程中随着电压增大，因金属线的转角处容易出现烧毁而导致测试不能正常进行的情况。由于本发明专利技术的测试结构在测试中金属线先被烧毁的可能性大为降低。有利于测试的顺利进行，并且可以保证测试的准确性。

Test structure for reliability analysis of an inner layer dielectric of an integrated circuit

The present invention provides a method for analyzing the reliability of the testing of integrated circuits with an inner dielectric structure, using a metal wire test structure is linear strip structure, and the metal wire can be wire line bar structure, the gasket is connected with the widening. The structure can completely avoid the test that the test can not be carried out normally because of the increase of the voltage and the burning of the corner of the metal wire. As a result of the test structure of the present invention, the possibility of the metal wire being burned first is greatly reduced in the test. It is beneficial to the smooth progress of the test and ensures the accuracy of the test.

【技术实现步骤摘要】

本专利技术涉及在半导体制造业中的可靠性(Reliability)分析过程， 具体涉及升压测试方法，特别是一种针对对内层电介质升压测试而改 进的电路结构。
技术介绍
在集成电路器件结构中，内层电介质(ILD， Inter Layer Dielectric) 是指金属间的绝缘层， 一般由Si02等非导电性材料组成，其作用是使 不同的电路结构之间相互隔离。内层电介质的性质对于半导体器件的 性能是至关重要的，通常要求其具有良好的抗击穿性能。升压法(Vramp methodology)可用于测试内层电介质的性能，这种 方法主要的手段是对内层电介质两端施加以恒定步骤升高的电压，当 电压升高到一定程度，内层电介质被击穿，然后根据此过程中记录的 相应数据，对受测试的内层电介质性能进行评估。这种检测结果通常 可以反映出材料中的缺陷数量。因此，升压法测试主要可以用于侦测 集成电路中电介质层中的缺陷，制程异常情况(如金属、光阻残余物 等物质残留在金属线之间等等)，以及铜扩散制程中用于监测铜扩散 的状况。基于时间的介电质击穿电压(TDDB: Time Dependent Dielectric Breakdown)为另一种测试方式，通常是在测试结构上加一个恒定的 高电压，在经过一段时间之后，如果侦测到的介质层漏电超过某个既 定值，则认为该介质层已经失效，记录下该时间点，它既为此个测试 样品的失效时间(TTF: Time to Failure),基于大量样品的失效时间TTF 值，可以通过模型计算得到受测试结构对应的介质层在 一 般工作条件下的实际使用寿命(lifetime)。图1为目前用于进行上述升压法和基于时间的介电质击穿电压测 试的测试结构示意图，如图1所示，该测试结构l包括，梳子形状的金属线ioi以及ior,所述的梳子形状的金属线ioi以及ior相互交错，构成互不接触的指叉式结构；该金属线101和101，之间为电介质材料102,其作用是隔离金属线ioi和ior。所述金属线ioi的一端连接到垫片103，金属线101'的一端连接到垫片103，。上述的测试结构1中，电介质材料102相当于集成电路器件中用于隔离金属线(用于构成集成电路中的电路结构)的内层电介质，在需 要对集成电路结构中两个电路结构间的内层电介质进行性能测试时，可以将测试电压的两极分别连接到垫片103以及垫片103，上进行测试。在实际使用中，图l所示的测试结构l容易出现问题，由于半导体 器件中的电路结构图案尺寸较小，并且出于集成电路设计的考虑，用 于构成电路结构的金属线一般为曲折形的结构，具有多处转角，测试结构中同样也不可避免地出现转角结构(见图l所示的金属线101、 101，)。当测试电压施加于电^各末端所连接的垫片103和103，时，容易出现电路结构的金属线ioi或者ior因为过于细小而先被烧毁的情况，特别是金属线的转角处最容易发生。图4a为集成电路器件的实物 图片，显示了真实的作失效分析(FA， Failure Analysis)时出现的测试结 构被烧毁的情况，图4b为图2a的局部放大示意图。上述问题容易对基 于时间的介电质击穿电压或者升压测试有不良影响。例如，在对0.13 微米的TQV产品进行测试时，这种电路被烧毁的情况非常普遍(TQV: Technology Qualification Vehicle通常是作为晶片制造厂内部的测试结 构，包括可靠性测试结构，SPICE model测试结构等等)。须'J试中 一 旦出现电路结构先被烧毁的情况，测试就不能再继续进 行，甚至得到错误的测试结果，因为上述测试过程没有记录到内层电 介质被击穿的数据。
技术实现思路
针对目前用于可靠性分析的电路结构在实际使用中因测试结构 中的金属线图案过于细小，并且所述金属线有曲折形转角的形状存 在，导致实际测试中所述金属线容易烧毁，使测试不能正常进行的问 题，提出本专利技术。本专利技术提供一种用于对集成电路内层电介质进行可靠性分析的 观'J试结构，使用该测试结构可以避免在进行集成电路器件可靠'性观'j试时金属线烧毁的问题。所述的测试结构包括金属线结构，电介质层， 和垫片。所述金属线结构电介质层分为隔离的两部分，其中一部分金 属线的一端和一个垫片相连，另一部分的金属线结构和另一个垫片相 连，电介质在其中起到隔离作用。在本专利技术中，所述金属线结构采用 为直线状的条形结构。优选地，所述金属线结构由一条以上金属线构成。并且，所述金 属线结构包括的一条以上金属线还可以各自以其一端和相应的垫片3 连接。这些金属线结构包括的一条以上金属线通常可以和测试结构中 另 一金属线结构中包括的 一条以上金属线交错地构成指叉式形状。此 外，在本专利技术中，所述垫片的宽度可以加大，其在横向上的宽度大于 金属线结构所包括的一条以上金属线在所述电介质层中横向排列的 宽度。本专利技术所提供的用于对集成电路内层电介质进行可靠性分析的 测试结构和目前采用的测试结构的不同之处在于，所有测试结构中采 用的金属线均为直线条形结构，换言之，这些金属线的形状中是不含 转角的，这可以完全避免测试过程中随着电压增大，因金属线的转角 处容易出现烧毁而导致测试不能正常进行的情况。在优选方式下，且 每一条金属线结构中包括的一条以上金属线均有一端连接至一个增 加宽度的垫片，这也可以在一定程度上避免电路因连接过于细小而在 测试过程中烧毁的情况。由于内层电介质的可靠性测试主要是为了反映和保证介质层的 工艺和特性能够符合真实半导体工作所需要的条件，虽然本专利技术提供5的这种观'J试结构在形状和结构上作了改动，但是其仍然可以反映真实 的集成电路制造工艺的工艺特性，例如，在通常情况下，这种垫片结 构是按照工厂中统一的规格而设计，对于每个制程大小或设计都是相 同的，在设计时已经考虑到制程工艺，所以不会在实际制程上造成困 难。对其他集成电路中图案特征的分布也已经考虑在内。所以这种改 动对测试数据的准确性没有影响。使用本专利技术的测试结构用于对集成电路的内层电介质进行可靠 性分析时的方法步骤和现有的可靠性分析步骤没有区别，例如，可以 分别施加测试电压于本专利技术测试结构的两个垫片上，以恒定步骤逐步 升高电压，直至内层电介质被击穿，测试过程结束。记录整个测试过 程中的数据，用以评估内层电介质的性能。本专利技术的优点在于，因为所述结构在设计上有效降低了电路在施 加电压的测试过程先被烧毁的可能性，所以测试可以顺利进行，不至于得到错误的测试数据。另外这种结构并不影响对内层电介质性能作 测试的有效性。为了更容易理解本专利技术的目的、特征以及其优点，下面将配合附 图和实施例对本专利技术加以详细i兌明。附图说明本申请书中包括的多个附图显示出本专利技术的多个实施例，本申请 中包括的附图是说明书的一个构成部分，附图与说明书和权利要求书 一起用于说明本专利技术的实质内容，用于更好地理解本专利技术。 附图中相同或相似的构成部分用相同的参考数字指示。 图l为目前用于进行升压法和基于时间的介电质击穿电压测试的测试结构示意图2为本专利技术一个具体实施方式的用于对集成电路内层电介质进 行可靠性分析的测试用结构示意图3为基于本专利技术一个优选的具体实施方式的用于对集成电路内 层电介质进行可靠性分析的测试用结构示意图；图4a为集成电路器件的实物本文档来自技高网...

【技术保护点】
一种用于对集成电路内层电介质进行可靠性分析的测试用结构，该测试结构包括：　金属线结构（２０１）和（２０１’），　电介质层（２０２），该电介质层（２０２）位于所述金属线结构（２０１）和（２０１’）之间，使其相互隔离；　垫片（２０３）和（２０３’），其中，金属线结构（２０１）的一端和垫片（２０３）相连接，金属线结构（２０１’）的一端和垫片（２０３’）相连接，其特征在于，　所述金属线结构（２０１）和（２０１’）为直线状的条形结构。

【技术特征摘要】
1.一种用于对集成电路内层电介质进行可靠性分析的测试用结构，该测试结构包括金属线结构(201)和(201’)，电介质层(202)，该电介质层(202)位于所述金属线结构(201)和(201’)之间，使其相互隔离；垫片(203)和(203’)，其中，金属线结构(201)的一端和垫片(203)相连接，金属线结构(201’)的一端和垫片(203’)相连接，其特征在于，所述金属线结构(201)和(201’)为直线状的条形结构。2、 根据权利要求l所述的测试结构，其特征在于，所述金属线结 构(201)和(202，)各自包括一条以上金属线。3、 根据权利要求2所述的测试结构，其特征在于，所述金属线结 构(201)包括的一条...

【专利技术属性】
技术研发人员：阮玮玮，陆黎明，龚斌，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]