【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及可扩展inv型相位插值电路。
技术介绍
1、相位插值电路能够输入相位互不相同的多个(多数情况下为两个)信号，并输出根据这些多个输入信号对相位进行了插值的信号。例如，相位插值电路在时钟/数据/恢复电路中用作生成表示数据采样的时机的时钟的电路，通过调整该时钟的相位，能够调整数据采样的时机。另外，相位插值电路也用于交错型模拟－数字转换电路或eye监视电路等。
2、相位插值电路大致分为电流模式逻辑(cml)型和反相器(inv)型(参照非专利文献1)。与cml型相位插值电路相比，inv型相位插值电路的相位插值的线性差，另一方面，适合在低电压源下使用，具有低功耗且小型的优点。根据包括相位插值电路的系统，优选使用某类型的相位插值电路。
3、例如，为了在以频率30ghz左右的时钟进行动作的接收器电路中实现低功耗化，需要比20nm左右更微细的制造工艺节点。制造工艺越微细，电路动作时的电源电压越低。在cml型相位插值电路中，由低电压源产生的电压的余度不足容易造成问题，其结果，相位精度恶化。因此，在高速动作的情况下，优选使用inv型相位插值电路。
4、inv型相位插值电路有几个结构，提出了用于改善相位插值的线性的结构(参照非专利文献2)。在inv型相位插值电路中，目前广泛利用的电路也是通过电流源控制流过反相器的电流的大小的可扩展inv型相位插值电路。
5、现有技术文献
6、非专利文献
7、非专利文献1：satoshi kumaki,etal.,“ao.5v6－bit
8、非专利文献2：daniel junehee lee,etal.,“architecturesand designtechniques of digital time interpolators,”2018 3rd international conferenceon integrated circuits and microsystems,pp.15－20(2018)。
技术实现思路
1、本专利技术要解决的课题
2、可扩展inv型相位插值电路虽然在inv型相位插值电路中相位插值的线性优异，但期望进一步改善线性。特别是随着信号的高速化，强烈希望改善相位插值电路中的相位插值的线性。
3、本专利技术是为了解决上述问题而完成的，其目的在于提供一种改善了相位插值的线性的可扩展inv型相位插值电路。
4、用于解决课题的手段
5、根据本公开的相位插值电路是可扩展inv型相位插值电路，其包括电流控制部，该电流控制部包括多个切片电路，该多个切片电路从输出端输出与从相位互不相同的多个输入信号中选择出的信号对应的电流信号，并且输出基于多个输入信号对相位进行了插值的信号。
6、在本公开的第1方式中，多个切片电路各自包括：(1)选择器，其基于选择信号从多个输入信号中选择而输出任意信号；(2)pmos晶体管，其具有被输入从选择器输出的信号的栅极、漏极和连接到高电位提供端的源极；以及(3)nmos晶体管，其具有被输入从选择器输出的信号的栅极、漏极和连接到低电位提供端的源极；(4)设置在nmos晶体管的漏极与输出端之间的第1电流源；(5)设置在nmos晶体管的漏极与输出端之间的第2电流源；(6)第1待机电压设置电路，其通过对位于pmos晶体管的漏极与第1电流源之间的第1节点的寄生电容进行充放电，将第1节点设置为待机电压；(7)第2待机电压设置电路，其通过对位于nmos晶体管的漏极与第2电流源之间的第2节点的寄生电容进行充放电，将第2节点设置为待机电压。
7、在本公开的第2方式中，多个切片电路各自包括：(1)选择器，其基于选择信号从多个输入信号中选择而输出任意信号；(2)pmos晶体管，其具有被输入从选择器输出的信号的栅极、源极和连接到输出端的漏极；(3)nmos晶体管，其具有被输入从选择器输出的信号的栅极、源极和连接到输出端的漏极；(4)设置在pmos晶体管的源极与高电位提供端之间的第1电流源；(5)设置在nmos晶体管的源极与低电位提供端之间的第2电流源；(6)第1待机电压设置电路，其通过对pmos晶体管的源极与第1电流源之间的第1节点处的寄生电容进行充放电，将第1节点设置为待机电压；(7)第2待机电压设置电路，其通过对nmos晶体管的源极与第2电流源之间的第2节点处的寄生电容进行充放电，将第2节点设置成待机电压。
8、在本公开的第1方式或第2方式中，优选地，第1待机电压设置电路包括设置在低电位提供端与第1节点之间的nmos晶体管，将从选择器输出的信号输入到nmos晶体管的栅极。第2待机电压设置电路优选包括设置在高电位提供端与第2节点之间的pmos晶体管，将从选择器输出的信号输入到该pmos晶体管的栅极。
9、或者，在本公开的第1方式或第2方式中，第1待机电压设置电路包括：第1电阻器和第2电阻器，它们串联地设置在高电位提供端与低电位提供端之间；第1nmos晶体管，其设置在如下连接点与第1节点之间，该连接点是第1电阻器与第2电阻器之间的连接点；以及第2nmos晶体管，其相对于第1电阻器和第2电阻器串联地设置，将从选择器输出的信号输入到第1nmos晶体管及第2nmos晶体管各自的栅极。串联地设置在高电位提供端与低电位提供端之间的第3电阻器和第4电阻器；第1pmos晶体管，其设置在如下连接点与第2节点之间，该连接点是第3电阻器与第4电阻器之间的连接点；和第2pmos晶体管，其相对于第3电阻器和第4电阻器串联地设置，将从选择器输出的信号输入到第1pmos晶体管及第2pmos晶体管各自的栅极。
10、或者，在本公开的第1方式或第2方式中，优选的是，第1待机电压设置电路包括第1电压跟随放大器，该第1电压跟随放大器输入切片电路的输出端的电位，以及设置在第1电压跟随放大器的输出端与第1节点之间的nmos晶体管，将从选择器输出的信号输入到nmos晶体管的栅极。第2待机电压设置电路包括：第2电压跟随放大器，其输入切片电路的输出端的电位；和设置在第2电压跟随放大器的输出端与第2节点之间的pmos晶体管，优选将从选择器输出的信号输入到该pmos晶体管的栅极。
11、在这种情况下，多个切片电路各自也可以包括公共的电压跟随放大器作为第1电压跟随放大器和第2电压跟随放大器。或者，电流控制部也可以构成为，作为多个切片电路各自的第1电压跟随放大器而包括第1公共的电压跟随放大器，作为多个切片电路各自的第2电压跟随放大器而包括第2公共的电压跟随放大器。或者，电流控制部也可以是作为多个切片电路各自的第1电压跟随放大器和第2电压跟随放大器而包括公共的电压跟随放大器。
12、在本公开的第3方式中，多个切片电路各自包括：(1)选择器，其基于选择信号从多个输入信号中选择而输出任意信号；(2)pmos晶体管，其具有输入从选本文档来自技高网...
【技术保护点】
1.一种相位插值电路，其是可扩展INV型相位插值电路，该可扩展INV型相位插值电路具备电流控制部，输出根据多个输入信号对相位进行了插值的信号，该电流控制部包括多个切片电路，该多个切片电路从输出端输出与从相位互不相同的多个输入信号中选择出的任意信号对应的电流信号，其中，
2.一种相位插值电路，其是可扩展INV型相位插值电路，该可扩展INV型相位插值电路具备电流控制部，输出根据多个输入信号对相位进行了插值的信号，该电流控制部包括多个切片电路，该多个切片电路从输出端输出与从相位互不相同的多个输入信号中选择出的任意信号对应的电流信号，其中，
3.根据权利要求1或2所述的相位插值电路，其中，
4.根据权利要求1或2所述的相位插值电路，其中，
5.根据权利要求1或2所述的相位插值电路，其中，
6.根据权利要求5所述的相位插值电路，其中，
7.根据权利要求5所述的相位插值电路，其中，
8.根据权利要求5所述的相位插值电路，其中，
9.一种相位插值电路，其是可扩展INV型相位插值电路，该可扩展INV型
10.根据权利要求1～9中的任意一项所述的相位插值电路，其中，
...【技术特征摘要】
【国外来华专利技术】
1.一种相位插值电路，其是可扩展inv型相位插值电路，该可扩展inv型相位插值电路具备电流控制部，输出根据多个输入信号对相位进行了插值的信号，该电流控制部包括多个切片电路，该多个切片电路从输出端输出与从相位互不相同的多个输入信号中选择出的任意信号对应的电流信号，其中，
2.一种相位插值电路，其是可扩展inv型相位插值电路，该可扩展inv型相位插值电路具备电流控制部，输出根据多个输入信号对相位进行了插值的信号，该电流控制部包括多个切片电路，该多个切片电路从输出端输出与从相位互不相同的多个输入信号中选择出的任意信号对应的电流信号，其中，
3.根据权利要求1或2所述的相位插值电路，其中，
4.根据...
【专利技术属性】
技术研发人员：石田智大，久保俊一，
申请(专利权)人：哉英电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。