【技术实现步骤摘要】
本公开的实施例总体涉及一种电子装置，并且更具体地，涉及一种包括存储器封装的存储器装置和包括存储器装置的存储器系统。
技术介绍
1、存储器系统是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储器系统可以包括存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置被分类为易失性存储器装置和非易失性存储器装置。
2、存储器装置可以通过多个通道从存储器控制器接收数据。为了提高从存储器控制器接收的数据的处理速度，存储器装置可以执行交错操作，其中连接到一个通道的多个存储器管芯重叠地处理数据。然而，随着共享一个通道的存储器管芯的数量变多，数据传送到存储器管芯中的每一个的速度可能由于电阻等而变慢。为了提高共享一个通道的存储器管芯处理数据的速度，可以使用多个时钟信号以便存储器管芯中的每一个可以处理数据。
技术实现思路
1、本公开的多种实施例提供一种包括存储器封装的存储器装置和包括该存储器装置的存储器系统，其可以提高处理从外部接收的数据的速度。
2、根据本公开的实施例，提供一种存储器系统，包括：存储器装置；以及存储器控制器，被配置为基于时钟信号向存储器装置提供数据，其中存储器装置包括：第一存储器组；第二存储器组；内部时钟发生器，被配置为产生分别对应于时钟信号的第一周期和第二周期的第一内部时钟信号和第二内部时钟信号；以及数据分配器，被配置为基于第一内部时钟信号和第二内部时钟信号分别向第一存储器组和第二存储器组提供数据。
3、根据本公开的另一实施例，
4、根据本公开的另一实施例，提供一种存储器封装，包括：第一存储器组至第n存储器组，每个存储器组包括多个存储器管芯；内部时钟发生器，被配置为基于时钟信号产生第一内部时钟信号至第n内部时钟信号，分别向第一存储器组至第n存储器组提供第一内部时钟信号至第n内部时钟信号；以及数据分配器，被配置为接收数据，并且分别基于第一内部时钟信号至第n内部时钟信号，根据时钟信号向第一存储器组至第n存储器组分配数据。
5、根据本公开的另一实施例，提供一种存储器系统，包括：存储器控制器，被配置为提供多个数据项和时钟信号，多个数据项包括多个奇数数据项和多个偶数数据项；以及存储器装置，包括分别通过多个通道联接到存储器控制器的多个存储器封装。存储器封装中的每一个包括：第一存储器组和第二存储器组，每个存储器组包括多个存储器管芯；以及接口。该接口包括：内部时钟发生器，被配置为基于时钟信号交替产生第一内部时钟信号和第二内部时钟信号；以及数据分配器，被配置为响应于第一内部时钟信号依次向第一存储器组提供多个奇数数据项，并且响应于第二内部时钟信号依次向第二存储器组提供多个偶数数据项。
6、根据本公开的另一实施例，提供一种操作存储器装置的方法，包括：基于时钟信号从存储器控制器接收数据；产生对应于时钟信号的奇数周期的第一内部时钟信号和对应于时钟信号的偶数周期的第二内部时钟信号；并且分别基于第一内部时钟信号和第二内部时钟信号，将数据分配给存储器装置中包括的第一存储器组和第二存储器组。
本文档来自技高网...【技术保护点】
1.一种存储器系统，包括：
2.根据权利要求1所述的存储器系统，其中，所述第一存储器组和所述第二存储器组通过同一通道从所述存储器控制器接收所述数据。
3.根据权利要求1所述的存储器系统，
4.根据权利要求3所述的存储器系统，其中，所述第一存储器管芯和所述第二存储器管芯并行地执行分别存储所述第一数据项和所述第二数据项的编程操作。
5.根据权利要求3所述的存储器系统，
6.根据权利要求1所述的存储器系统，其中，在所述第一周期和所述第二周期中的每一个期间响应于所述时钟信号的设定沿产生所述第一内部时钟信号和所述第二内部时钟信号。
7.根据权利要求1所述的存储器系统，
8.根据权利要求1所述的存储器系统，
9.根据权利要求1所述的存储器系统，其中，基于所述时钟信号从所述存储器控制器接收所述数据的速度比基于所述第一内部时钟信号或所述第二内部时钟信号向所述第一存储器组或所述第二存储器组提供所述数据的速度快。
10.一种存储器系统，包括：
11.根据权利要求10所述的存储器系统
12.根据权利要求10所述的存储器系统，其中，所述数据分配器基于所述第一内部时钟信号至所述第n内部时钟信号分别向所述第一存储器组至所述第n存储器组中的每一个中的第一存储器管芯提供所述数据。
13.根据权利要求12所述的存储器系统，其中，分别包括在所述第一存储器组至所述第n存储器组中的所述第一存储器管芯同时执行存储所述数据的编程操作。
14.根据权利要求10所述的存储器系统，
15.根据权利要求14所述的存储器系统，其中，所述多个存储器封装分别通过不同的通道与所述存储器控制器进行通信。
16.一种存储器封装，包括：
17.根据权利要求16所述的存储器封装，其中，所述内部时钟发生器在所述时钟信号中包括的多个周期中的每一个期间基于所述时钟信号的上升沿、下降沿或电平产生所述第一内部时钟信号至所述第n内部时钟信号。
18.根据权利要求16所述的存储器封装，
19.根据权利要求18所述的存储器封装，其中，所述第一存储器组至所述第n存储器组中的每一个中的第一存储器管芯并行地执行分别存储所述第一数据项至所述第n数据项的编程操作。
20.根据权利要求16所述的存储器封装，
...【技术特征摘要】
1.一种存储器系统，包括：
2.根据权利要求1所述的存储器系统，其中，所述第一存储器组和所述第二存储器组通过同一通道从所述存储器控制器接收所述数据。
3.根据权利要求1所述的存储器系统，
4.根据权利要求3所述的存储器系统，其中，所述第一存储器管芯和所述第二存储器管芯并行地执行分别存储所述第一数据项和所述第二数据项的编程操作。
5.根据权利要求3所述的存储器系统，
6.根据权利要求1所述的存储器系统，其中，在所述第一周期和所述第二周期中的每一个期间响应于所述时钟信号的设定沿产生所述第一内部时钟信号和所述第二内部时钟信号。
7.根据权利要求1所述的存储器系统，
8.根据权利要求1所述的存储器系统，
9.根据权利要求1所述的存储器系统，其中，基于所述时钟信号从所述存储器控制器接收所述数据的速度比基于所述第一内部时钟信号或所述第二内部时钟信号向所述第一存储器组或所述第二存储器组提供所述数据的速度快。
10.一种存储器系统，包括：
11.根据权利要求10所述的存储器系统，其中，所述内部时钟发生器在所述时钟信号中包括的多个周期中的每一个期间基于所述时钟信号的上升沿、下降沿或电平产生所述第一...
【专利技术属性】
技术研发人员：姜成根，沈仁辅，陈寿溢，崔恩奎，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。