【技术实现步骤摘要】
本专利技术属于模拟集成电路抗辐射加固，具体涉及一种抗总剂量辐射的带隙基准电路。
技术介绍
1、带隙基准电路因对电源电压、工艺参数、温度变化具备良好的鲁棒性，被广泛应用于状态监测、电源管理、模数/数模转换器等模拟或数模混合集成电路中。而在航空航天领域，辐射环境会引起晶体管性能的退化，经过长时间积累基准电压将发生显著偏移，影响其他电路模块正常工作，严重者可能使整个系统瘫痪。现如今各国对太空领域的竞争愈发激烈，对带隙基准电路的抗辐射性能也提出了更高的要求。
2、传统的双极性晶体管在总剂量辐射环境中会导致基极漏电流增大、增益下降；而传统二极管由于场氧俘获空穴，同样会导致i/v特性发生变化，二者均不适用于辐射环境中的基准电路。亚阈值区的mos虽然可以避免上述情况，但其自身工艺稳定性差，无法满足基准的精度要求。近年来有学者利用闭合栅dtmos完成了抗辐射加固，取得良好的效果，但需要对版图进行特殊处理，可移植性较差。
技术实现思路
1、本专利技术的目的，就是针对上述问题，在典型商用工艺基础上，提出一种简单实用的抗总剂量辐射的带隙基准电路及相应的器件结构。
2、为实现上述目的，本专利技术采用如下技术方案：
3、一种抗总剂量辐射的带隙基准电路，可分为pmos型带隙基准和隔离nmos型带隙基准两种类型。所述pmos型带隙基准，包括第一pmos管pm1、第二pmos管pm2、第一电阻r1、第二电阻r2、第一电流源i1及第二电流源i2。所述第一pmos管pm1的体电位和
4、所述隔离nmos型带隙基准，包括第一隔离nmos管nm1、第二隔离nmos管nm2、第一电阻r1、第二电阻r2、第一电流源i1及第二电流源i2。所述第一隔离nmos管nm1的体电位和漏极相连，同时连接第一电流源i1的下端；第一隔离nmos管nm1的源极连接第二电阻r2上端；第二隔离nmos管nm2的体电位和漏极相连，同时连接第一电阻r1的下端；第二隔离nmos管nm2的源极连接第二电阻r2上端；第一电阻r1上端连接第二电流源i2下端；第一电流源i1和第二电流源i2的上端同时连接电源vdd，第二电阻r2的下端连接地电位gnd；第一隔离nmos管nm1、第二隔离nmos管nm2的栅极电位小于等于各自源极电位；第一电流源i1与第二电流源i2电流相等；第一隔离nmos管nm1源极电位与第一电阻r1上端电位相等；第一隔离nmos管nm1与第二隔离nmos管nm2数量之比为1：n(该处的第二隔离nmos管指代由多个相同隔离nmos管串联构成的支路)；第一隔离nmos管nm1的漏极为带隙基准电路的输出端。
5、所述第一pmos管pm1(或第二pmos管pm2、第一隔离nmos管nm1、第二隔离nmos管nm2)的器件结构采用叉指结构，finger数量为二、四、六等偶数均可，漏极和体电位相连，两侧靠近场氧的为漏极有源区，中间远离场氧的为源极有源区。
6、需要声明的是，本专利技术中第一pmos管pm1、第二pmos管pm2(或第一隔离nmos管nm1、第二隔离nmos管nm2)可代替绝大多数以双极性晶体管/传统二极管为核心搭建的带隙基准电路，以上所描述的实例仅解释本专利技术，并不局限本专利技术。
7、本专利技术与现有技术相比，其有益效果为：本专利技术提出了一种抗总剂量辐射的带隙基准电路及相应的器件结构，避免总剂量辐射影响，可以应用在航空航天领域；由于没有使用双极性晶体管或传统二极管，版图面积小，节约成本；本专利技术可移植性强，无需特殊的版图结构，可以替换绝大多数以双极性晶体管或传统二极管为核心搭建的带隙基准电路。
本文档来自技高网...【技术保护点】
1.一种抗总剂量辐射的带隙基准电路，为PMOS型带隙基准，其特征在于，包括第一PMOS管PM1、第二PMOS管PM2、第一电阻R1、第二电阻R2、第一电流源I1及第二电流源I2；所述第一PMOS管PM1的体电位和漏极相连，同时连接第二电阻R2的上端；第一PMOS管PM1的源极连接第一电流源I1下端；第二PMOS管PM2的体电位和漏极相连，同时连接第二电阻R2的上端；第二PMOS管PM2的源极连接第一电阻R1下端；第一电阻R1上端连接第二电流源I2下端；第一电流源I1和第二电流源I2的上端同时连接电源VDD，第二电阻R2的下端连接地电位GND；第一PMOS管PM1、第二PMOS管PM2的栅极电位大于等于各自源极电位；第一电流源I1与第二电流源I2电流相等；第一PMOS管PM1源极电位与第一电阻R1上端电位相等；第一PMOS管PM1与第二PMOS管PM2数量之比为1：N；第一PMOS管PM1的源极为带隙基准电路的输出端。
2.根据权利要求1所述的一种抗总剂量辐射的带隙基准电路，其特征在于，第一PMOS管PM1和第二PMOS管PM2的器件结构采用叉指结构，finger数量为
3.一种抗总剂量辐射的带隙基准电路，为隔离NMOS型带隙基准，其特征在于，包括第一隔离NMOS管NM1、第二隔离NMOS管NM2、第一电阻R1、第二电阻R2、第一电流源I1及第二电流源I2；所述第一隔离NMOS管NM1的体电位和漏极相连，同时连接第一电流源I1的下端；第一隔离NMOS管NM1的源极连接第二电阻R2上端；第二隔离NMOS管NM2的体电位和漏极相连，同时连接第一电阻R1的下端；第二隔离NMOS管NM2的源极连接第二电阻R2上端；第一电阻R1上端连接第二电流源I2下端；第一电流源I1和第二电流源I2的上端同时连接电源VDD，第二电阻R2的下端连接地电位GND；第一隔离NMOS管NM1、第二隔离NMOS管NM2的栅极电位小于等于各自源极电位；第一电流源I1与第二电流源I2电流相等；第一隔离NMOS管NM1源极电位与第一电阻R1上端电位相等；第一隔离NMOS管NM1与第二隔离NMOS管NM2数量之比为1：N；第一隔离NMOS管NM1的漏极为带隙基准电路的输出端。
4.根据权利要求3所述的一种抗总剂量辐射的带隙基准电路，其特征在于，第一隔离NMOS管NM1和第二隔离NMOS管NM2的器件结构采用叉指结构，finger数量为偶数，两侧靠近场氧的为漏极有源区，中间远离场氧的为源极有源区。
...【技术特征摘要】
1.一种抗总剂量辐射的带隙基准电路，为pmos型带隙基准，其特征在于，包括第一pmos管pm1、第二pmos管pm2、第一电阻r1、第二电阻r2、第一电流源i1及第二电流源i2；所述第一pmos管pm1的体电位和漏极相连，同时连接第二电阻r2的上端；第一pmos管pm1的源极连接第一电流源i1下端；第二pmos管pm2的体电位和漏极相连，同时连接第二电阻r2的上端；第二pmos管pm2的源极连接第一电阻r1下端；第一电阻r1上端连接第二电流源i2下端；第一电流源i1和第二电流源i2的上端同时连接电源vdd，第二电阻r2的下端连接地电位gnd；第一pmos管pm1、第二pmos管pm2的栅极电位大于等于各自源极电位；第一电流源i1与第二电流源i2电流相等；第一pmos管pm1源极电位与第一电阻r1上端电位相等；第一pmos管pm1与第二pmos管pm2数量之比为1：n；第一pmos管pm1的源极为带隙基准电路的输出端。
2.根据权利要求1所述的一种抗总剂量辐射的带隙基准电路，其特征在于，第一pmos管pm1和第二pmos管pm2的器件结构采用叉指结构，finger数量为偶数，两侧靠近场氧的为漏极有源区，中间远离场氧的为源极有源区。
3.一种抗总剂量辐射的带...
【专利技术属性】
技术研发人员：罗萍，李成鑫，王壮壮，赵忠，冯皆凯，龚正，黄经纬，齐烨宁，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。