【技术实现步骤摘要】
本专利技术涉及半导体集成电路，更具体地涉及一种振荡器电路。
技术介绍
1、振荡器电路作为一种时钟信号产生电路，可以将直流信号转换为具有一定频率的交流信号，因此被广泛应用于模拟集成电路芯片中。特别是在开关电源领域芯片中，振荡器电路的输出信号频率作为其内部开关频率，其信号频率的精度对于系统的开关频率是至关重要的。
2、常用的振荡器电路的时钟信号频率是由偏置电流ibias来提供其翻转电压和充电电流的，参见图1，由于经mos管(金属-氧化物半导体场效应晶体管)m1、m2、m3等比例的电流镜像复制得到的电流i2、i3是离散的，这在一定程度上导致了最终的输出时钟信号精度不高。因此，在对于精度有着较高要求的使用条件下，就需要额外借助修调来解决由电流离散所引起的振荡器电路时钟信号频率精度差的问题，而这也往往会带来电路芯片面积以及修调测试等方面成本的增加的问题。
技术实现思路
1、本专利技术的目的在于提供一种振荡器电路，以解决现有振动器的时钟信号频率受偏置电流离散的影响而导致的精度低的问题，从而避免因解决精度问题而导致成本增加。
2、基于上述目的，本专利技术提供一种振荡器电路，包括电压分压开关控制模块、rc充电控制模块、电压比较模块和时钟信号输出驱动模块，所述电压分压开关控制模块分别与所述电压比较模块的第一输入端和所述时钟信号输出驱动模块的输出端相连，所述rc充电控制模块的输入端与所述时钟信号输出驱动模块的输出端相连，所述rc充电控制模块的输出端与所述电压比较模块的第二输入端
3、进一步地，所述第一基准电压或所述第二基准电压小于所述充放电压时，所述比较信号为高电平，所述第一基准电压或所述第二基准电压大于所述充放电压时，所述比较信号为低电平。
4、进一步地，所述电压分压开关控制模块包括第一电阻、第二电阻、第三电阻、第一晶体管和第二晶体管，所述第一电阻的一端与供电电压相连，所述第一电阻的另一端分别与所述第二电阻的一端和所述第一晶体管的源极相连，以向所述第一晶体管的源极提供所述第一基准电压，所述第二电阻的另一端分别与所述第三电阻的一端和第二晶体管的源极相连，以向所述第二晶体管的源极提供所述第二基准电压，所述第三电阻的另一端接地，所述第一晶体管的栅极和所述第二晶体管的栅极相连并均与所述时钟信号输出驱动模块的输出端相连，所述第一晶体管的漏极和所述第二晶体管的漏极相连并均与所述电压比较模块的第一输入端相连。
5、进一步地，当所述时钟信号为低电平时，所述第一晶体管打开，所述第二晶体管关断，所述电压分压开关控制模块向所述电压比较模块的第一输入端输出所述第一基准电压；当所述时钟信号为高电平时，所述第一晶体管关断，所述第二晶体管打开，所述电压分压开关控制模块向所述电压比较模块的第一输入端输出所述第二基准电压。
6、进一步地，所述第一晶体管为pmos管，所述第二晶体管为nmos管。
7、进一步地，所述rc充电控制模块包括第一反相器、第四电阻和电容，所述第一反相器的输入端形成为所述rc充电控制模块的输入端，所述第一反相器的输出端与所述第四电阻的一端相连，所述第四电阻的另一端与所述电容的一端相连并形成为所述rc充电控制模块的输出端，所述电容的另一端接地。
8、进一步地，所述第一反相器的电源电压等于所述供电电压。
9、进一步地，所述时钟信号为低电平时，所述第一反相器通过所述供电电压对所述电容充电；所述时钟信号为高电平时，所述电容放电。
10、进一步地，所述电压比较模块包括比较器，所述比较器的负相输入端形成为所述电压比较模块的第一输入端，所述比较器的正相输入端形成为所述电压比较模块的第二输入端，所述比较器的输出端形成为所述电压比较模块的输出端。
11、进一步地，所述时钟信号输出驱动模块包括相互串联的第二反相器和第三反相器，所述第二反相器的输入端形成为所述时钟信号输出驱动模块的输入端，所述第三反相器的输出端形成为所述时钟信号输出驱动模块的输出端。
12、本专利技术的振荡器电路，其输出的时钟信号的精度仅与电阻和电容有关，不会受偏置电流离散的影响，精度更高，也无需增加额外的修调电路，电路结构更简单，成本更低。
本文档来自技高网...【技术保护点】
1.一种振荡器电路，其特征在于，包括电压分压开关控制模块、RC充电控制模块、电压比较模块和时钟信号输出驱动模块，所述电压分压开关控制模块分别与所述电压比较模块的第一输入端和所述时钟信号输出驱动模块的输出端相连，所述RC充电控制模块的输入端与所述时钟信号输出驱动模块的输出端相连，所述RC充电控制模块的输出端与所述电压比较模块的第二输入端相连，所述电压比较模块用于根据所述时钟信号输出驱动模块输出的时钟信号向所述电压比较模块的第一输入端输入第一基准电压或第二基准电压，所述RC充电控制模块用于根据所述时钟信号进行充电或放电，并向所述电压比较模块的第二输入端输出充放电压，所述电压比较模块用于将所述充放电压与所述第一基准电压或所述第二基准电压进行比较，并输出比较信号，所述时钟信号输出驱动模块用于根据所述比较信号输出时钟信号。
2.根据权利要求1所述的振荡器电路，其特征在于，所述第一基准电压或所述第二基准电压小于所述充放电压时，所述比较信号为高电平，所述第一基准电压或所述第二基准电压大于所述充放电压时，所述比较信号为低电平。
3.根据权利要求1所述的振荡器电路，其特征在
4.根据权利要求3所述的振荡器电路，其特征在于，当所述时钟信号为低电平时，所述第一晶体管打开，所述第二晶体管关断，所述电压分压开关控制模块向所述电压比较模块的第一输入端输出所述第一基准电压；当所述时钟信号为高电平时，所述第一晶体管关断，所述第二晶体管打开，所述电压分压开关控制模块向所述电压比较模块的第一输入端输出所述第二基准电压。
5.根据权利要求4所述的振荡器电路，其特征在于，所述第一晶体管为PMOS管，所述第二晶体管为NMOS管。
6.根据权利要求3所述的振荡器电路，其特征在于，所述RC充电控制模块包括第一反相器、第四电阻和电容，所述第一反相器的输入端形成为所述RC充电控制模块的输入端，所述第一反相器的输出端与所述第四电阻的一端相连，所述第四电阻的另一端与所述电容的一端相连并形成为所述RC充电控制模块的输出端，所述电容的另一端接地。
7.根据权利要求6所述的振荡器电路，其特征在于，所述第一反相器的电源电压等于所述供电电压。
8.根据权利要求7所述的振荡器电路，其特征在于，所述时钟信号为低电平时，所述第一反相器通过所述供电电压对所述电容充电；所述时钟信号为高电平时，所述电容放电。
9.根据权利要求1所述的振荡器电路，其特征在于，所述电压比较模块包括比较器，所述比较器的负相输入端形成为所述电压比较模块的第一输入端，所述比较器的正相输入端形成为所述电压比较模块的第二输入端，所述比较器的输出端形成为所述电压比较模块的输出端。
10.根据权利要求1所述的振荡器电路，其特征在于，所述时钟信号输出驱动模块包括相互串联的第二反相器和第三反相器，所述第二反相器的输入端形成为所述时钟信号输出驱动模块的输入端，所述第三反相器的输出端形成为所述时钟信号输出驱动模块的输出端。
...【技术特征摘要】
1.一种振荡器电路，其特征在于，包括电压分压开关控制模块、rc充电控制模块、电压比较模块和时钟信号输出驱动模块，所述电压分压开关控制模块分别与所述电压比较模块的第一输入端和所述时钟信号输出驱动模块的输出端相连，所述rc充电控制模块的输入端与所述时钟信号输出驱动模块的输出端相连，所述rc充电控制模块的输出端与所述电压比较模块的第二输入端相连，所述电压比较模块用于根据所述时钟信号输出驱动模块输出的时钟信号向所述电压比较模块的第一输入端输入第一基准电压或第二基准电压，所述rc充电控制模块用于根据所述时钟信号进行充电或放电，并向所述电压比较模块的第二输入端输出充放电压，所述电压比较模块用于将所述充放电压与所述第一基准电压或所述第二基准电压进行比较，并输出比较信号，所述时钟信号输出驱动模块用于根据所述比较信号输出时钟信号。
2.根据权利要求1所述的振荡器电路，其特征在于，所述第一基准电压或所述第二基准电压小于所述充放电压时，所述比较信号为高电平，所述第一基准电压或所述第二基准电压大于所述充放电压时，所述比较信号为低电平。
3.根据权利要求1所述的振荡器电路，其特征在于，所述电压分压开关控制模块包括第一电阻、第二电阻、第三电阻、第一晶体管和第二晶体管，所述第一电阻的一端与供电电压相连，所述第一电阻的另一端分别与所述第二电阻的一端和所述第一晶体管的源极相连，以向所述第一晶体管的源极提供所述第一基准电压，所述第二电阻的另一端分别与所述第三电阻的一端和第二晶体管的源极相连，以向所述第二晶体管的源极提供所述第二基准电压，所述第三电阻的另一端接地，所述第一晶体管的栅极和所述第二晶体管的栅极相连并均与所述时钟信号输出驱动模块的输出端相连，所述第一晶体管的漏极和所述第二晶体管的漏极相连并均与所述电压比较模块的第一输入端相连。
...【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：上海灿瑞科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。