System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种具有体区表面多段掺杂的功率器件制备方法及器件技术_技高网

一种具有体区表面多段掺杂的功率器件制备方法及器件技术

技术编号:41654084 阅读:16 留言:0更新日期:2024-06-14 15:17
本发明专利技术公开了一种具有体区表面多段掺杂的功率器件制备方法及器件,涉及半导体器件领域,所述制备方法包括提供具有第一导电类型的半导体基板,并对半导体基板的正面进行正面元胞工艺。进行正面元胞工艺时,在半导体基板的中心区制备有源区,有源区包括若干并联成一体的平面型元胞,且任一平面型元胞中设置有第二导电类型体区单元;制备第二导电类型体区单元时,基于离子注入工艺在元胞中依次制备得到多个第二导电类型体区子单元,基于多个第二导电类型体区子单元形成沿沟道长度方向掺杂浓度不同的沟道区,所述沟道长度方向为载流子在沟道区中的移动方向。本发明专利技术能够制备得到具有体区表面多段掺杂的功率器件,有效提高器件的沟道迁移率并降低导通电阻。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域,尤其是一种具有体区表面多段掺杂的功率器件制备方法及器件


技术介绍

1、经过30余年的发展,si功率器件性能已经接近si材料的极限。电动汽车、光伏、风能绿色能源、智能电网等新的电力电子应用的发展,迫切要求电力电子器件在性能上更新换代。而宽禁带半导体sic电力电子器件与si同类器件相比,具有更高的关断电压、低一个数量级的导通电阻、更高的工作频率和更高的功率密度。

2、sic功率器件中,栅介质一般采用热氧化制备,由于sic相比si多了c元素,热氧化后产生了较多的界面缺陷,这些界面缺陷在导通时会俘获沟道电子,造成沟道迁移率表现较差,沟道电阻在器件的整体导通电阻中占比较大。无法完全发挥sic的优势。为了改善sic栅氧工艺,通常采用含氮气氛钝化界面态,但是从沟道迁移率上来看,效果并不明显。因此,如何提升沟道迁移率,降低器件的导通电阻是亟需解决的问题。


技术实现思路

1、本专利技术人针对上述问题及技术需求,提出了一种具有体区表面多段掺杂的功率器件制备方法及器件,本专利技术的技术方案如下:

2、一种具有体区表面多段掺杂的功率器件制备方法,包括提供具有第一导电类型的半导体基板,并对所述半导体基板的正面进行正面元胞工艺,其中,

3、进行正面元胞工艺时,在半导体基板的中心区制备有源区,所述有源区包括若干并联成一体的平面型元胞,且任一平面型元胞中设置有第二导电类型体区单元;

4、制备第二导电类型体区单元时,基于离子注入工艺在平面型元胞中依次制备得到多个第二导电类型体区子单元,基于多个第二导电类型体区子单元形成沿沟道长度方向掺杂浓度不同的沟道区,以提高沟道迁移率,其中,

5、所述沟道长度方向为载流子在沟道区中的移动方向。

6、其进一步技术方案为,任一平面型元胞包括两个对称设置于半导体基板内的第二导电类型体区单元,且任一第二导电类型体区单元至少包括第二导电类型第一体区子单元以及第二导电类型第二体区子单元,其中,

7、任一平面型元胞中,第二导电类型第二体区子单元与对应的第二导电类型第一体区子单元交叠,且两个第二导电类型第一体区子单元之间的距离小于两个第二导电类型第二体区子单元之间的距离;

8、所述第二导电类型第一体区子单元的掺杂浓度小于第二导电类型第二体区子单元的掺杂浓度,且所述第二导电类型第一体区子单元的结深与第二导电类型第二体区子单元的结深相同或不同。

9、其进一步技术方案为,当第二导电类型体区单元包括第二导电类型第一体区子单元以及第二导电类型第二体区子单元时,所述离子注入工艺包括依次进行的第一次体区注入工艺以及第二次体区注入工艺;

10、通过第一次体区注入工艺制备得到第二导电类型第一体区子单元,通过第二次体区注入工艺制备得到第二导电类型第二体区子单元,其中,

11、第二次体区注入工艺中第二导电类型掺杂离子的离子注入剂量大于第一次体区注入工艺中第二导电类型掺杂离子的离子注入剂量。

12、其进一步技术方案为,进行第一次体区注入工艺时,在半导体基板上制备得到第一次体区注入掩膜,并利用第一次体区注入掩膜在半导体基板内注入第二导电类型掺杂离子,以制备得到第二导电类型第一体区子单元;

13、进行第二次体区注入工艺时,在第一体区注入掩膜的两侧制备得到沟道自对准掩膜,所述沟道自对准掩膜位于半导体基板上且与第一体区注入掩膜接触,以形成第二体区注入掩膜;

14、在形成第二体区注入掩膜的半导体基板内再次注入第二导电类型掺杂离子,以制备得到第二导电类型第二体区子单元;

15、所述第二导电类型第二体区子单元远离第二体区注入掩膜一侧的边缘与第二导电类型第一体区子单元远离第二体区注入掩膜一侧的边缘平齐,且在沟道长度方向上,第二导电类型第二体区子单元的长度小于第二导电类型第一体区子单元的长度。

16、其进一步技术方案为,在沟道区中,所述第二导电类型第一体区子单元沿沟道长度方向的长度l1的范围为:0μm-0.3μm;

17、在沟道区中,所述第二导电类型第二体区子单元沿沟道长度方向的长度l2的范围为:0μm-0.5μm。

18、其进一步技术方案为,所述正面元胞工艺还包括:

19、利用第二体区注入掩膜在第二导电类型第二体区子单元内通过离子注入制备得到第一导电类型源区,制备第一导电类型源区时的离子注入能量小于制备第二导电类型第二体区子单元时的离子注入能量;

20、所述第一导电类型源区的结深小于第二导电类型第一体区子单元与第二导电类型第二体区子单元;

21、制备得到第一导电类型源区后,通过刻蚀去除半导体基板上的第二体区注入掩膜;

22、在去除第二体区注入掩膜的基板上制备得到第二导电类型源区注入掩膜,利用第二导电类型源区注入掩膜在第二导电类型第二体区子单元内制备得到第二导电类型源区;

23、所述第二导电类型源区与第一导电类型源区接触,且第二导电类型源区的结深大于第一导电类型源区的结深。

24、其进一步技术方案为,制备得到第二导电类型源区后,通过刻蚀去除半导体基板上的第二导电类型源区注入掩膜,并进行jfet区注入,以制备得到有源区内横贯半导体基板的jfet区;

25、所述jfet区呈第一导电类型,且jfet区的结深大于第二导电类型第一体区与第二导电类型第二体区。

26、其进一步技术方案为,在制备得到jfet区的半导体基板上制备得到平面栅单元,任一平面型元胞中,所述平面栅单元位于两个第二导电类型体区单元之间;

27、所述平面栅单元与两个第二导电类型体区单元中的第二导电类型第一体区子单元、第二导电类型第二体区子单元以及与两个第二导电类型第二体区子单元对应的第一导电类型源区交叠;

28、在平面栅单元上淀积绝缘介质层,并在绝缘介质层内刻蚀接触孔;

29、在形成接触孔的绝缘介质层上制备用于形成正面第一电极的正面第一电极金属,所述正面第一电极金属通过接触孔与第一导电类型源区以及第二导电类型源区欧姆接触。

30、其进一步技术方案为,所述半导体基板的材料为碳化硅,所述半导体基板包括第一导电类型衬底、第一导电类型缓冲层以及第一导电类型外延层,其中,

31、第一导电类型外延层与半导体基板的正面对应,且第一导电类型缓冲层位于第一导电类型外延层与第一导电类型衬底之间。

32、其进一步技术方案为,基于上述制备方法制备得到一种具有体区表面多段掺杂的功率器件。

33、所述“第一导电类型”和“第二导电类型”两者中,对于n型功率器件,第一导电类型指n型,第二导电类型为p型;对于p型功率器件,第一导电类型与第二导电类型所指的类型与n型器件相反。

34、本专利技术的有益技术效果是:

35、本专利技术提供了一种具有体区表面多段掺杂的功率器件制备方法及器件,在制备第二导电类型体区单元时,基于离子本文档来自技高网...

【技术保护点】

1.一种具有体区表面多段掺杂的功率器件制备方法,其特征在于,提供具有第一导电类型的半导体基板,并对所述半导体基板的正面进行正面元胞工艺,其中,

2.根据权利要求1所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,任一平面型元胞包括两个对称设置于半导体基板内的第二导电类型体区单元,且任一第二导电类型体区单元至少包括第二导电类型第一体区子单元以及第二导电类型第二体区子单元,其中,

3.根据权利要求2所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,当第二导电类型体区单元包括第二导电类型第一体区子单元以及第二导电类型第二体区子单元时,所述离子注入工艺包括依次进行的第一次体区注入工艺以及第二次体区注入工艺;

4.根据权利要求3所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,进行第一次体区注入工艺时,在半导体基板上制备得到第一次体区注入掩膜,并利用第一次体区注入掩膜在半导体基板内注入第二导电类型掺杂离子,以制备得到第二导电类型第一体区子单元;

5.根据权利要求2所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,在沟道区中,所述第二导电类型第一体区子单元沿沟道长度方向的长度L1的范围为:0μm-0.3μm;

6.根据权利要求3所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,所述正面元胞工艺还包括:

7.根据权利要求6所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,制备得到第二导电类型源区后,通过刻蚀去除半导体基板上的第二导电类型源区注入掩膜,并进行JFET区注入,以制备得到有源区内横贯半导体基板的JFET区;

8.根据权利要求7所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,在制备得到JFET区的半导体基板上制备得到平面栅单元,任一平面型元胞中,所述平面栅单元位于两个第二导电类型体区单元之间;

9.根据权利要求1-8任一项所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,所述半导体基板的材料为碳化硅,所述半导体基板包括第一导电类型衬底、第一导电类型缓冲层以及第一导电类型外延层,其中,

10.一种具有体区表面多段掺杂的功率器件,其特征在于,所述功率器件利用上述权利要求1-权利要求9任一项所述的制备方法制备得到。

...

【技术特征摘要】

1.一种具有体区表面多段掺杂的功率器件制备方法,其特征在于,提供具有第一导电类型的半导体基板,并对所述半导体基板的正面进行正面元胞工艺,其中,

2.根据权利要求1所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,任一平面型元胞包括两个对称设置于半导体基板内的第二导电类型体区单元,且任一第二导电类型体区单元至少包括第二导电类型第一体区子单元以及第二导电类型第二体区子单元,其中,

3.根据权利要求2所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,当第二导电类型体区单元包括第二导电类型第一体区子单元以及第二导电类型第二体区子单元时,所述离子注入工艺包括依次进行的第一次体区注入工艺以及第二次体区注入工艺;

4.根据权利要求3所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,进行第一次体区注入工艺时,在半导体基板上制备得到第一次体区注入掩膜,并利用第一次体区注入掩膜在半导体基板内注入第二导电类型掺杂离子,以制备得到第二导电类型第一体区子单元;

5.根据权利要求2所述的具有体区表面多段掺杂的功率器件制备方法,其特征在于,在沟道区...

【专利技术属性】
技术研发人员:刘辉朱阳军邓小社吴凯张广银杨飞
申请(专利权)人:江苏芯长征微电子集团股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1