【技术实现步骤摘要】
【国外来华专利技术】
本公开整体涉及布局结构，并且更具体地涉及具有梳状/鱼骨状金属叠堆互连件结构的集成电路(ic)。引言典型的ic包括顺序形成的层的叠堆。每一层可堆叠或覆盖在先前层上，并且被图案化以形成限定晶体管(例如，场效应晶体管(fet)、鳍式fet(finfet)、全环绕栅极(gaa)fet(gaafet)和/或其他多栅极fet)并且将这些晶体管连接到电路中的形状。可基于特定布局结构来布置器件。当前，存在需要改善的布局结构，包括用于提供晶体管连接的改善的布局结构。
技术介绍
技术实现思路
1、在本公开的一个方面，一种ic包括第一组金属氧化物半导体(mos)晶体管。第一组mos晶体管被配置为具有公共第一晶体管源极/漏极端子a、第一晶体管栅极和第一晶体管源极/漏极端子b。此外，ic包括耦合到第一晶体管源极/漏极端子a的第一多个互连件叠堆。第一多个互连件叠堆中的每个互连件叠堆在第一组mos晶体管的至少一部分上沿第二方向延伸，并且包括连续的金属层互连件。此外，ic包括沿与第二方向正交的第一方向延伸的第一梳状互连件结构，其中梳齿在第一组mos晶体管和第一多个互连件叠堆的至少一部分上沿第二方向延伸。第一梳状互连件结构耦合到第一多个互连件叠堆。所提供的ic具有比通过网格式布局可获得的过孔电阻更低的过孔电阻，并且当用于晶体管连接时，提供比通过网格式布局可获得的减小的ir压降和减小的寄生电阻/电容。
【技术保护点】
1.一种集成电路(IC)，包括：
2.根据权利要求1所述的IC，还包括第二多个互连件叠堆，所述第二多个互连件叠堆在所述第一组MOS晶体管的至少一部分上沿所述第二方向延伸，所述第二多个互连件叠堆耦合到所述第一晶体管源极/漏极端子B，所述第二多个互连件叠堆中的每个互连件叠堆包括连续的金属层互连件。
3.根据权利要求2所述的IC，其中：
4.根据权利要求2所述的IC，其中所述第二多个互连件叠堆中的一对互连件叠堆位于所述第一多个互连件叠堆中的每对相邻互连件叠堆之间。
5.根据权利要求2所述的IC，其中所述第一多个互连件叠堆中的一对互连件叠堆位于所述第二多个互连件叠堆中的每对相邻互连件叠堆之间。
6.根据权利要求2所述的IC，还包括第二梳状互连件结构，所述第二梳状互连件结构沿所述第一方向延伸，其中梳齿在所述第二多个互连件叠堆的至少一部分上沿所述第二方向延伸，所述第二梳状互连件结构耦合到所述第二多个互连件叠堆，所述第一梳状互连件结构和所述第二梳状互连件结构位于同一金属层上。
7.根据权利要求6所述的IC，其中所述第二梳状
8.根据权利要求6所述的IC，其中所述第一梳状互连件结构的所述梳齿的密度是所述第二梳状互连件结构的所述梳齿的密度的两倍。
9.根据权利要求6所述的IC，还包括第三多个互连件叠堆，所述第三多个互连件叠堆在所述第一组MOS晶体管的至少一部分上沿所述第二方向延伸，所述第三多个互连件叠堆耦合到所述第一晶体管栅极，所述第三多个互连件叠堆中的每个互连件叠堆包括连续的金属层互连件。
10.根据权利要求9所述的IC，其中：
11.根据权利要求9所述的IC，其中所述第三多个互连件叠堆中的每个互连件叠堆位于所述第二多个互连件叠堆中的对应的一对相邻互连件叠堆之间。
12.根据权利要求9所述的IC，其中所述第三多个互连件叠堆中的每个互连件叠堆位于所述第一多个互连件叠堆中的对应的一对相邻互连件叠堆之间。
13.根据权利要求9所述的IC，还包括第一多个互连件，所述第一多个互连件在所述第三多个互连件叠堆的至少一部分上沿所述第二方向延伸，所述第一多个互连件耦合到所述第三多个互连件叠堆，所述第一多个互连件位于与所述第一梳状互连件结构和所述第二梳状互连件结构相同的金属层上。
14.根据权利要求13所述的IC，其中所述第一多个互连件中的每个互连件位于所述第二梳状互连件结构的所述梳齿中的一对相邻梳齿之间。
15.根据权利要求13所述的IC，其中所述第一多个互连件中的每个互连件位于所述第一梳状互连件结构的所述梳齿中的一对相邻梳齿之间。
16.根据权利要求1所述的IC，还包括：
17.根据权利要求16所述的IC，还包括：
18.根据权利要求17所述的IC，其中：
19.根据权利要求17所述的IC，其中：
20.根据权利要求17所述的IC，其中：
21.根据权利要求17所述的IC，其中所述第二多个互连件叠堆和所述第三多个互连件叠堆沿所述第二方向共线。
22.根据权利要求17所述的IC，还包括：
23.根据权利要求22所述的IC，其中所述第三梳状互连件结构的所述梳齿沿所述第二方向与所述第四梳状互连件结构的所述梳齿共线。
24.根据权利要求22所述的IC，其中所述第三梳状互连件结构被配置为耦合到第一电压源，并且所述第四梳状互连件结构被配置为耦合到与所述第一电压源不同的第二电压源。
25.根据权利要求22所述的IC，其中：
26.根据权利要求22所述的IC，其中：
27.根据权利要求22所述的IC，还包括：
28.根据权利要求27所述的IC，其中：
29.根据权利要求27所述的IC，其中：
30.根据权利要求27所述的IC，其中：
31.根据权利要求27所述的IC，其中所述第四多个互连件叠堆和所述第五多个互连件叠堆沿所述第二方向共线。
32.根据权利要求27所述的IC，还包括：
33.根据权利要求32所述的IC，其中：
34.根据权利要求32所述的IC，其中：
35.根据权利要求32所述的IC，其中所述第一多个互连件和所述第二多个互连件沿所述第二方向共线。
36.根据权利要求16所述的IC，其中所述第一组MOS晶体管包括p型MOS(pMOS)晶体管并且所述第二组MOS晶体管包括n型...
【技术特征摘要】
【国外来华专利技术】
1.一种集成电路(ic)，包括：
2.根据权利要求1所述的ic，还包括第二多个互连件叠堆，所述第二多个互连件叠堆在所述第一组mos晶体管的至少一部分上沿所述第二方向延伸，所述第二多个互连件叠堆耦合到所述第一晶体管源极/漏极端子b，所述第二多个互连件叠堆中的每个互连件叠堆包括连续的金属层互连件。
3.根据权利要求2所述的ic，其中：
4.根据权利要求2所述的ic，其中所述第二多个互连件叠堆中的一对互连件叠堆位于所述第一多个互连件叠堆中的每对相邻互连件叠堆之间。
5.根据权利要求2所述的ic，其中所述第一多个互连件叠堆中的一对互连件叠堆位于所述第二多个互连件叠堆中的每对相邻互连件叠堆之间。
6.根据权利要求2所述的ic，还包括第二梳状互连件结构，所述第二梳状互连件结构沿所述第一方向延伸，其中梳齿在所述第二多个互连件叠堆的至少一部分上沿所述第二方向延伸，所述第二梳状互连件结构耦合到所述第二多个互连件叠堆，所述第一梳状互连件结构和所述第二梳状互连件结构位于同一金属层上。
7.根据权利要求6所述的ic，其中所述第二梳状互连件结构的所述梳齿的密度是所述第一梳状互连件结构的所述梳齿的密度的两倍。
8.根据权利要求6所述的ic，其中所述第一梳状互连件结构的所述梳齿的密度是所述第二梳状互连件结构的所述梳齿的密度的两倍。
9.根据权利要求6所述的ic，还包括第三多个互连件叠堆，所述第三多个互连件叠堆在所述第一组mos晶体管的至少一部分上沿所述第二方向延伸，所述第三多个互连件叠堆耦合到所述第一晶体管栅极，所述第三多个互连件叠堆中的每个互连件叠堆包括连续的金属层互连件。
10.根据权利要求9所述的ic，其中：
11.根据权利要求9所述的ic，其中所述第三多个互连件叠堆中的每个互连件叠堆位于所述第二多个互连件叠堆中的对应的一对相邻互连件叠堆之间。
12.根据权利要求9所述的ic，其中所述第三多个互连件叠堆中的每个互连件叠堆位于所述第一多个互连件叠堆中的对应的一对相邻互连件叠堆之间。
13.根据权利要求9所述的ic，还包括第一多个互连件，所述第一多个互连件在所述第三多个互连件叠堆的至少一部分上沿所述第二方向延伸，所述第一多个互连件耦合到所述第三多个互连件叠堆，所述第一多个互连件位于与所述第一梳状互连件结构和所述第二梳状互连件结构相同的金属层上。
14.根据权利要求13所述的ic，其中所述第一多个互连件中的每个互连件位于所述第二梳状互连件结构的所述梳齿中的一对相邻梳齿之间。
15.根据权利要求13所述的ic，其中所述第一多个互连件中的每个互连件位于所述第一梳状互连件结构的所述梳齿中的一对相邻梳齿之间。
16.根据权利要求1所述的ic，还包括：
17.根据权利要求16所述的ic，还包括：
18.根据权利要求17所述的ic，其中：
19.根据权利要求17所述的ic，其中：
20.根据权利要求17所述的ic，其中：
21.根据权利要求17所述的ic，其中所述第二多个互连件叠堆和所述第三多个互连件叠堆沿所述第二方向共线。
22.根据...
【专利技术属性】
技术研发人员：T·HM·威廉姆斯，M·C·库比特，L·陈，K·K·坎萨加拉，S·海根，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。