【技术实现步骤摘要】
本专利技术涉及一种具有gidl电流减小的电平移位器。
技术介绍
1、图1和图2示出包括类似电路系统的两个不同电路101和201。假设节点102以比节点104高的电压被加偏压，则图1的电路101被配置成nfet 103和105导电以提供用于使电荷从节点102流动到节点104的电流路径。在图1中，pfet 113以节点104的较低电压被加偏压为导电的以将nfet 103的栅极拉动为高，从而使nfet 103导电。nfet 105的栅极以节点102的较高电压被加偏压以使nfet 105导电。
2、在图2的电路201的情况下，nfet 105的栅极以节点104的较低电压被加偏压，使得nfet 105不导电。pfet 113的栅极以节点102的较高电压被加偏压，使得pfet 113不导电。pfet 111的栅极以节点104的较低电压被加偏压，使得pfet 111导电，其中nfet 103的栅极等于nfet 103的源极(节点203)。
3、在nfet 105不导电的情况下，应没有电流从节点102流动到节点104。然而，在某些条件下，泄漏电流可能流过nfet 105。电路101和201包括经由pfet 111耦合到节点203的二极管配置的pfet 108、109和110的堆叠。如果不存在通过nfet 105的泄漏电流，则nfet 103的栅极的电压将接近于节点102的电压，并且nfet 103将不导电，因为节点203的电压将经由导电pfet 111接近于nfet 103的栅极的电压。
4、然而，如果存在通
5、nfet 103的电导率并不响应于通过nfet 105的泄漏电流而改变。nfet 103保持不导电，因为nfet 103的源极(节点203)和栅极经由导电pfet 111保持在相对相同的电压下。
6、图2的电路的一个问题为在一些条件下，通过nfet 103的gidl电流可能作为泄漏电流而不流过nfet 105。在此条件下，gidl电流将从nfet 103的漏极经由nfet 103的体电极流动到节点104。此外，泄漏电流检测系统并不独立于经过nfet 103和105的电流路径，在一些实施例中，这可能使得难以将泄漏电流检测电路连接到节点203，尤其是在利用finfet实施的较小节点(例如，16nm和更低)处。
技术实现思路
1、在一个实施例中，一种电路包括电平移位器，所述电平移位器包括用以接收处于第一电压域中的信号的输入和用以提供处于所述信号的第二电压域中的经电平移位信号的输出。所述电平移位器包括在第一节点与第二节点之间的移位路径，所述移位路径包括用于传达所述信号的状态的第三节点。所述移位路径包括串联耦合于所述移位路径中的第一晶体管和第二晶体管。所述第二晶体管包括用以接收低功率信号以在所述电平移位器的低功率模式期间将所述第二晶体管置于非导电状态的控制端。所述电路包括gidl检测电路，所述gidl检测电路包括用以提供指示gidl电流条件的gidl信号的输出。所述gidl信号在所述gidl信号指示gidl电流条件时增大所述第一晶体管的电导率，以在所述第二晶体管在所述电平移位器的低功率模式期间不导电时最小化通过所述移位路径的至少一部分的gidl电流。
2、在一个或多个实施方式中，所述gidl检测电路包括电流路径，由所述gidl信号指示的所述gidl电流条件指示通过所述gidl检测电路的所述电流路径的gidl电流。
3、在一个或多个实施方式中，所述电流路径起自所述第一节点。
4、在一个或多个实施方式中，所述gidl检测电路包括在所述电流路径中的检测晶体管，所述检测晶体管具有连接到所述检测晶体管的电流电极的体电极。
5、在一个或多个实施方式中，所述检测晶体管包括连接到接地节点的控制电极。
6、在一个或多个实施方式中，所述gidl检测电路包括在所述检测晶体管与接地节点之间位于所述gidl检测电路的所述电流路径中的至少一个二极管。
7、在一个或多个实施方式中，所述检测晶体管被表征为场效应晶体管(fet)，并且所述电流电极为源极电极。
8、在一个或多个实施方式中，所述移位路径包括输入晶体管，所述输入晶体管具有用以接收所述信号的控制电极，其中所述第二晶体管在所述移位路径中串联地位于所述第一晶体管与所述输入晶体管之间。
9、在一个或多个实施方式中，
10、所述电平移位器包括用以接收处于第一电压域中的为所述信号的互补信号的第二信号的第二输入，所述电平移位器包括在所述第一节点与第二节点之间的第二移位路径，所述第二移位路径包括串联耦合于所述第二移位路径中的第三晶体管和第四晶体管；
11、所述gidl信号在所述gidl信号指示gidl电流条件时增大所述第三晶体管的电导率，以在所述第四晶体管在所述电平移位器的低功率模式期间不导电时最小化通过所述第二移位路径的至少一部分的gidl电流。
12、在一个或多个实施方式中，所述电路进一步包括：
13、第二电平移位器，所述第二电平移位器包括用以接收处于不同于所述第二电压域的电压域中的第二信号的第二输入和用以提供处于所述第二信号的所述第二电压域中的第二经电平移位信号的第二输出，所述第二电平移位器包括第二移位路径，所述第二移位路径包括用于传达所述第二信号的状态的第四节点，所述第二移位路径包括串联耦合于所述第二移位路径中的第三晶体管和第四晶体管，其中所述第四晶体管包括用以接收低功率信号以在所述第二电平移位器的低功率模式期间将所述第四晶体管置于非导电状态的控制端；
14、其中所述gidl信号在所述信号指示gidl电流条件时增大所述第三晶体管的电导率，以在所述第四晶体管在所述第二电平移位器的低功率模式期间不导电时最小化通过所述第二移位路径的至少一部分的gidl电流。
15、在一个或多个实施方式中，所述gidl信号在所述信号指示gidl电流条件时控制源极随耦器配置中的第一晶体管，以在所述第二晶体管在低功率模式中不导电时最小化通过所述移位路径的至少一部分的gidl电流。
16、在一个或多个实施方式中，所述gidl检测电路包括独立于所述移位路径的电流路径。
17、在一个或多个实施方式中，所述第一晶体管在所述移位路径中位于更接近所述第一节点处，并且所述第二晶体管在所述移位路径中位于更接近所述第二节点处，其中所述第一节点被配置成供应高于被配置成由所述第二节点供应的供电电压的供电电压。
18、在一个或多个实施方式中，
19、所述第一晶体管的第一电流电极在所述移位本文档来自技高网...
【技术保护点】
1.一种电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述移位路径包括输入晶体管，所述输入晶体管具有用以接收所述信号的控制电极，其中所述第二晶体管在所述移位路径中串联地位于所述第一晶体管与所述输入晶体管之间。
3.根据权利要求1所述的电路，其特征在于：
4.根据权利要求1所述的电路，其特征在于，进一步包括：
5.根据权利要求1所述的电路，其特征在于，所述GIDL信号在所述信号指示GIDL电流条件时控制源极随耦器配置中的第一晶体管，以在所述第二晶体管在低功率模式中不导电时最小化通过所述移位路径的至少一部分的GIDL电流。
6.根据权利要求1所述的电路，其特征在于，所述第一晶体管在所述移位路径中位于更接近所述第一节点处，并且所述第二晶体管在所述移位路径中位于更接近所述第二节点处，其中所述第一节点被配置成供应高于被配置成由所述第二节点供应的供电电压的供电电压。
7.根据权利要求1所述的电路，其特征在于：
8.一种电路，其特征在于，包括：
9.根据权利要求8所述的电路，其
10.根据权利要求8所述的电路，其特征在于：
...【技术特征摘要】
1.一种电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述移位路径包括输入晶体管，所述输入晶体管具有用以接收所述信号的控制电极，其中所述第二晶体管在所述移位路径中串联地位于所述第一晶体管与所述输入晶体管之间。
3.根据权利要求1所述的电路，其特征在于：
4.根据权利要求1所述的电路，其特征在于，进一步包括：
5.根据权利要求1所述的电路，其特征在于，所述gidl信号在所述信号指示gidl电流条件时控制源极随耦器配置中的第一晶体管，以在所述第二晶体管在低功率模式中不导电时最小化通过所述移位路径的至少一部分的gidl电流。
6.根据权利要求1所述的电路，其特征在于，所述第一...
【专利技术属性】
技术研发人员：钦马伊·库马里·帕尼格拉希，马辛·格拉德，阿曼·楚格，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。