【技术实现步骤摘要】
本专利技术涉及芯片，尤其涉及一种芯片老炼测试方法、系统及相关设备。
技术介绍
1、老炼测试（burn_in）是一种目前广泛应用于芯片测试中，加速导致早期失效机理的可靠性试验，其目的是通过模拟实际使用过程中的高温环境来测试芯片在高温下的运行情况和性能变化，从而指导厂商对芯片的性能和可靠性进行评估。
2、目前老炼测试中常规使用的测试向量通常是通过dft（可测试性）工程师针对不同的测试项提供的burn_in向量。其中对于逻辑测试和memory测试，通常采用eda工具生成基于scan（扫描）的iddq（静态漏流）向量和mbist（存储器内建自测试）向量。
3、目前老炼系统的向量生成大多是通过eda 工具利用芯片内部的dft逻辑进行测试向量生成；一般为基于scan的iddq向量和基于memory测试的mbist向量，向量通常为wgl/stil等向量格式并且具有较大的容量。这给老炼系统提出了较高的要求，一是需要支持对格式的兼容或者转码，二是为了达到较高的测试覆盖，测试向量需要较大数据容量的支持。
4、并且，iddq向量和mbist向量，具有一定的时效性，一般都是ms级的测试时间，向量测试完成即停止；而老化测试是一个较长的，反复循环的过程，这对老炼系统在测试过程中对芯片状态的监控以及测试向量输入增加了复杂度。
技术实现思路
1、本专利技术旨在至少解决现有技术中存在的技术问题，为此，本专利技术第一方面提出一种芯片老炼测试方法，所述方法应用于芯片老炼测试系统，所述
2、在所述老炼模块根据所述fpga模块发出的测试使能指令进入测试模式之后，所述fpga模块向所述老炼模块发送老炼信号；
3、所述伪随机数生成器响应于所述老炼信号持续生成伪随机数；
4、所述多路选择器响应于所述老炼信号，将所述m条第一扫描链的输入端分别与所述伪随机数生成器的输出端导通；
5、所述m条第一扫描链根据从所述fpga模块接收到的扫描使能信号加载测试模式，并接收所述伪随机数生成器发送的伪随机数；
6、所述第一扫描链将所述伪随机数传输至所述待测芯片的各个待测试节点，以对所述待测试节点进行老炼测试；
7、所述第一扫描链的输出端接收所述老炼测试的反馈数据，并将所述反馈数据发送给所述fpga模块。
8、本方案通过fpga模块发出的测试使能指令和老炼信号，即可达到配置测试启动的效果，无需输入更多数据量的激励，简化了向量复杂度。并且，本方案在待测芯片内部设计了一个伪随机数生成器，能够源源不断的产生测试向量，反复进行测试向量的输入，延长了老炼测试时间。此外，多路选择器将m条第一扫描链的输入端与伪随机数生成器的输出端导通，替代了大量的测试通道，降低了i0资源的使用。
9、在一种可能的实施方式中，在所述伪随机数生成器响应于所述老炼信号持续生成伪随机数之后，还包括：
10、响应于所述老炼信号，所述m条第一扫描链中的至少两条第一扫描链首尾处的寄存器相连组成n条第二扫描链，n＜m；
11、所述伪随机数生成器响应于所述老炼信号持续生成伪随机数；
12、所述多路选择器响应于所述老炼信号，将所述n条第二扫描链的输入端分别与所述伪随机数生成器的输出端导通；
13、响应于从所述fpga模块接收到的扫描使能信号，所述寄存器激活扫描功能，并接收所述伪随机数生成器发送的伪随机数；
14、所述寄存器通过所述第二扫描链将所述伪随机数传输至所述待测芯片的各个待测试节点，以对所述待测试节点进行老炼测试；
15、位于所述第二扫描链输出端的寄存器接收所述老炼测试的反馈数据，并将所述反馈数据发送给所述fpga模块。
16、在本专利技术实施例中，将m条第一扫描链中的至少两条第一扫描链首尾处的寄存器相连组成n条第二扫描链，所述多路选择器响应于所述老炼信号，将所述n条第二扫描链的输入端分别与所述伪随机数生成器的输出端导通；所述寄存器通过所述第二扫描链将所述伪随机数传输至所述待测芯片的各个待测试节点，以对所述待测试节点进行老炼测试，通过较少的测试通道完成老炼测试，进一步减少了系统的io需求。
17、在一种可能的实施方式中，所述多路选择器包括多个输入端和一个与所述m条第一扫描链连接的输出端，所述多个输入端至少包括iddq向量输入端、mbist向量输入端以及伪随机数输入端，所述伪随机数输入端与所述伪随机数发生器的输出端连接，所述多路选择器响应于所述老炼信号，将所述m条第一扫描链的输入端分别与所述伪随机数生成器的输出端导通，包括：
18、所述多路选择器响应于所述老炼信号，将所述输入端的开关从所述iddq向量输入端、mbist向量输入端切换到所述伪随机数输入端，以使所述m条第一扫描链的输入端分别与所述伪随机数生成器的输出端导通。
19、本方案采用多路选择器将m条第一扫描链的输入端与伪随机数生成器的输出端导通，替代了大量的测试通道，降低了io资源的使用。
20、在一种可能的实施方式中，所述伪随机数生成器由多组数字生成单元串联组成，所述数字生成单元由移位寄存器、反相器和异或门依次串联组成，所述伪随机数生成器响应于所述老炼信号持续生成伪随机数，包括：
21、所述伪随机数生成器的输入端接收所述老炼信号，并接收所述fpga模块发送的复位信号和时钟信号；
22、所述多组数字生成单元中的移位寄存器获取所述复位信号和所述时钟信号，并根据所述复位信号进行复位，得到复位初始值；所述反相器和所述异或门将所述复位初始值转换为目标二进制数；
23、所述伪随机数生成器的输出端输出由所述目标二进制数组成的伪随机数，并将所述伪随机数反馈给各个所述寄存器的输入端；
24、根据所述时钟信号，在每一个时钟周期，所述移位寄存器向高位移动一位，所述反相器和所述异或门将上一周期生成的伪随机数进行转换，得到新的二进制数，所述伪随机数生成器的输出端输出由所述新的二进制数组成的伪随机数。
25、本方案在一部分寄存器的输出端加入反相器，从而通过反相处理产生不同的值，使得不需要给反馈回路输入初值，仍然能够达到源源不断异或产生不同的伪随机数的效果。
26、在一种可能的实施方式中，所述fpga模块接收所述第一扫描链的输出端输出的老炼测试的反馈数据，并根据所述反馈数据确定所述老炼测试的测试结果，包括：
27、所述第二扫描链的输出端接收所述第二扫描链包括的各条第一扫描链的多条反馈数据，并将所述多条反馈数据发送给所述fpga模块；所述多条反馈数据分别包括各条所述第一扫描链上的测试节点的数据翻转状态；
28、在将所述反馈数据发本文档来自技高网...
【技术保护点】
1.一种芯片老炼测试方法，其特征在于，所述方法应用于芯片老炼测试系统，所述系统包括FPGA模块、老炼模块和待测芯片，所述老炼模块位于所述待测芯片内部，所述FPGA模块和所述老炼模块通信连接，所述老炼模块包括伪随机数生成器、由多个寄存器连接组成的M（M≥2）条第一扫描链和与所述第一扫描链的输入端连接的多路选择器，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，在所述伪随机数生成器响应于所述老炼信号持续生成伪随机数之后，还包括：
3.根据权利要求1所述的方法，其特征在于，所述多路选择器包括多个输入端和一个与所述M条第一扫描链连接的输出端，所述多个输入端至少包括iddq向量输入端、mbist向量输入端以及伪随机数输入端，所述伪随机数输入端与所述伪随机数发生器的输出端连接，所述多路选择器响应于所述老炼信号，将所述M条第一扫描链的输入端分别与所述伪随机数生成器的输出端导通，包括：
4.根据权利要求1所述的方法，其特征在于，所述伪随机数生成器由多组数字生成单元串联组成，所述数字生成单元由移位寄存器、反相器和异或门依次串联组成，所述伪随机数生成器响
5.根据权利要求2所述的方法，其特征在于，所述FPGA模块接收所述第一扫描链的输出端输出的老炼测试的反馈数据，并根据所述反馈数据确定所述老炼测试的测试结果，包括：
6.根据权利要求1所述的方法，其特征在于，所述芯片老炼测试系统还包括MCU模块，所述MCU模块与所述待测芯片和母板连接器连接，所述FPGA模块与所述母板连接器连接；所述待测芯片设置于老炼测试箱内，所述老炼测试箱包括与所述待测芯片连接的温度传感器和加热器，在所述FPGA模块向所述老炼模块发送老炼信号之前，还包括：
7.一种芯片老炼测试系统，其特征在于，所述系统包括FPGA模块、老炼模块和待测芯片，所述老炼模块位于所述待测芯片内部，所述FPGA模块和所述老炼模块通信连接，所述老炼模块包括伪随机数生成器、M（M≥2）条第一扫描链和与所述M条第一扫描链的输入端连接的多路选择器；
8.一种系统级芯片，其特征在于，包括芯片老炼测试系统，所述芯片老炼测试系统用于执行权利要求1-6中任一项所述的芯片老炼测试方法。
9.一种电子设备，其特征在于，所述电子设备包括如权利要求8所述的系统级芯片，所述系统级芯片用于执行权利要求1-6中任一项所述的芯片老炼测试方法。
10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-6任一项所述的芯片老炼测试方法。
...【技术特征摘要】
1.一种芯片老炼测试方法，其特征在于，所述方法应用于芯片老炼测试系统，所述系统包括fpga模块、老炼模块和待测芯片，所述老炼模块位于所述待测芯片内部，所述fpga模块和所述老炼模块通信连接，所述老炼模块包括伪随机数生成器、由多个寄存器连接组成的m（m≥2）条第一扫描链和与所述第一扫描链的输入端连接的多路选择器，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，在所述伪随机数生成器响应于所述老炼信号持续生成伪随机数之后，还包括：
3.根据权利要求1所述的方法，其特征在于，所述多路选择器包括多个输入端和一个与所述m条第一扫描链连接的输出端，所述多个输入端至少包括iddq向量输入端、mbist向量输入端以及伪随机数输入端，所述伪随机数输入端与所述伪随机数发生器的输出端连接，所述多路选择器响应于所述老炼信号，将所述m条第一扫描链的输入端分别与所述伪随机数生成器的输出端导通，包括：
4.根据权利要求1所述的方法，其特征在于，所述伪随机数生成器由多组数字生成单元串联组成，所述数字生成单元由移位寄存器、反相器和异或门依次串联组成，所述伪随机数生成器响应于所述老炼信号持续生成伪随机数，包括：
5.根据权利要求2所述的方法，其特征在于，所述fpga模块接收所述第一扫描链的输出端输...
【专利技术属性】
技术研发人员：倪铭，向思旎，明洋，余金山，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。