【技术实现步骤摘要】
本专利技术涉及发光二极管，更为具体地说，涉及一种led芯片及其制作方法。
技术介绍
1、发光二极管(英文：light emitting diode，简称：led)是一种能发光的半导体电子元件。外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层。衬底用于为外延材料提供生长表面，n型半导体层用于提供进行复合发光的电子，p型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。
2、近年来，iii-v族氮化物，由于其优异的物理及化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，从而广泛应用于电子、光学领域。其中，以gan基为主要材料的蓝绿光发光二极管，更是在照明、显示、数码方面有着长足的发展。随着led应用端的逐渐扩大，市场对led性能的要求也越来越高。目前的高光效应用产品比如灯丝灯、高阶灯管、高光效面板灯、机背光、电视背光等对led的发光效率和可靠性有着严格的要求，技术门槛高，成为了当前各大led外延和芯片厂商技术研发的热点。
3、然而，在传统的v-pits生长工艺中,v-pits主要都是由底层延伸上来的缺陷所诱发，因为这种位错密度受底层工艺影响大，容易出现分布不均的缺陷，同时经过数微米的延伸，不同区域的缺陷密度不同，不同延伸长度导致的v-pits大小也不同，从而使得整个mqw区域中全部v-pits的均匀性非常差，无法更好的避免因静电累积造成的led芯片被击穿的风险，严重影响器件的性能与可靠性，造成v-pits并不能完美实现本应具有的
技术实现思路
1、有鉴于此，本专利技术提供一种led芯片及其制作方法，以解决现有v-pits的均匀性非常差，无法更好的避免因静电累积造成的led芯片被击穿的风险，严重影响器件的性能与可靠性，造成v-pits并不能完美实现本应具有的抗静电能力保护效果。
2、为实现上述目的，本专利技术采用的技术方案如下：
3、一种led芯片，其特征在于，包括：
4、衬底；
5、设置于所述衬底一侧表面的外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的n型半导体层、有源区及p型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
6、其中，在所述n型半导体层背离所述衬底的一侧表面设置有位错再生层，所述位错再生层用于湮灭由衬底向位错再生层延伸的第一穿透位错，并重新生成均匀分布的第二穿透位错；
7、所述位错再生层和所述有源区之间还设有静电荷收集层，各所述第二穿透位错的顶部延伸至所述静电荷收集层作为v型凹坑的尖端起始点，并贯穿所述有源区延伸至所述p型半导体层朝向所述有源区的一侧表面形成均匀分布的v型凹坑以构成漏电通道。
8、优选地，所述位错再生层包括alxinyga1-x-yn层，其中，0＜x＜1，0＜y＜1，且，0＜x+y＜1。
9、优选地，所述位错再生层的生长温度范围为600℃-800℃，包括端点值。
10、优选地，所述位错再生层的厚度范围为1nm-100nm，包括端点值。
11、优选地，所述位错再生层和所述静电荷收集层为n型掺杂，且所述静电荷收集层的掺杂浓度＞所述n型半导体层的掺杂浓度＞所述位错再生层的掺杂浓度。
12、优选地，所述位错再生层的n型掺杂浓度范围为0-5e17/cm3，包括端点值。
13、优选地，所述位错再生层与所述静电荷收集层之间设有第一超晶格层，所述第一超晶格层包括ingan/gan窄阱宽垒超晶格层；且，所述静电荷收集层与有源区之间设有第二超晶格层，所述第二超晶格层包括ingan/gan窄阱窄垒超晶格层；所述第一超晶格层和第二超晶格层构成复合浅量子阱超晶格层。
14、优选地，所述位错再生层包括三维有序阵列结构。
15、本专利技术还提供了一种led芯片的制作方法，其特征在于，包括如下步骤：
16、s01、提供一衬底；
17、s02、在所述衬底一侧表面制作n型半导体层；
18、s03、在所述n型半导体层的表面形成位错再生层，所述位错再生层包括三维有序阵列结构；所述位错再生层用于湮灭由衬底向位错再生层延伸的第一穿透位错，并重新生成均匀分布的第二穿透位错；
19、所述位错再生层的生长温度范围为600℃-800℃，包括端点值；
20、所述位错再生层的厚度范围为1nm-100nm，包括端点值；
21、位错再生层包括alxinyga1-x-yn层，其中，0＜x＜1，0＜y＜1，且，0＜x+y＜1；
22、所述位错再生层的n型掺杂浓度范围为0-5e17/cm3，包括端点值；
23、s04、在所述位错再生层上形成静电荷收集层，各所述第二穿透位错的顶部延伸至所述静电荷收集层作为v型凹坑的尖端起始点，并诱发形成均匀分布的v型凹坑以构成漏电通道；
24、s05、在所述静电荷收集层上形成有源区，并在所述有源区保持v型凹坑的开口形态；
25、s06、在所述有源区上形成p型半导体层，且所述p型半导体层填平所述v型凹坑。
26、优选地，所述位错再生层和所述静电荷收集层为n型掺杂，且所述静电荷收集层的掺杂浓度＞所述n型半导体层的掺杂浓度＞所述位错再生层的掺杂浓度。
27、经由上述的技术方案，从而达到如下效果：
28、本专利技术所提供的一种led芯片，其led芯片包括设置于衬底一侧的外延叠层，外延叠层包括依次堆叠的n型半导体层、有源区及p型半导体层，其中，在n型半导体层背离衬底的一侧表面设置有位错再生层，可使由衬底向位错再生层延伸的分布不均的第一穿透位错被位错再生层湮灭，同时位错再生层重新生成均匀分布的第二穿透位错；且位错再生层和有源区之间还设有静电荷收集层，各第二穿透位错的顶部延伸至静电荷收集层作为v型凹坑的尖端起始点，并贯穿有源区延伸至p型半导体层朝向有源区的一侧表面形成均匀分布的v型凹坑以构成漏电通道，然后通过静电荷收集层将外延叠层下表面(即n型半导体层一侧)的静电荷收集，并利用漏电通道将外延叠层表面(即p型半导体层一侧)的静电荷均匀的输送到静电荷收集层进行中和；通过形成均匀分布的v型凹坑构，更好的避免因静电累积造成的led芯片被击穿的风险，可提高led芯片的抗静电能力。
29、进一步，通过设置位错再生层包括三维有序的阵列结构，可使由衬底向位错再生层延伸的分布不均的第一穿透位错在三维结构模式下被湮灭，同时因为位错再生层包括三维有序的阵列结构，使位错再生层重新生成具有密度、延伸长度均匀分布的第二穿透位错，并通过第二穿透位错诱发形成密度、大小均匀分布的v型凹坑，可进一步提高led芯片的抗静电能力。
30、进一步，位错再生层的生长温度范围为600℃-800℃，包括端点值；位错再生层的厚度范围为1nm-100nm，包括端点值；位错再生层包括alxinyga1-x-yn层，本文档来自技高网...
【技术保护点】
1.一种LED芯片，其特征在于，包括：
2.根据权利要求1所述的LED芯片，其特征在于：所述位错再生层包括AlxInyGa1-x-yN层，其中，0＜x＜1，0＜y＜1，且，0＜x+y＜1。
3.根据权利要求1所述的LED芯片，其特征在于：所述位错再生层的生长温度范围为600℃-800℃，包括端点值。
4.根据权利要求1所述的LED芯片，其特征在于：所述位错再生层的厚度范围为1nm-100nm，包括端点值。
5.根据权利要求1所述的LED芯片，其特征在于：所述位错再生层和所述静电荷收集层为N型掺杂，且所述静电荷收集层的掺杂浓度＞所述N型半导体层的掺杂浓度＞所述位错再生层的掺杂浓度。
6.根据权利要求1所述的LED芯片，其特征在于：所述位错再生层的N型掺杂浓度范围为0-5E17/cm3，包括端点值。
7.根据权利要求1所述的LED芯片，其特征在于：所述位错再生层与所述静电荷收集层之间设有第一超晶格层，所述第一超晶格层包括InGaN/GaN窄阱宽垒超晶格层；且，所述静电荷收集层与有源区之间设有第二超晶格层，所述第二
8.根据权利要求1所述的LED芯片，其特征在于：所述位错再生层包括三维有序阵列结构。
9.一种LED芯片的制作方法，其特征在于，包括如下步骤：
10.根据权利要求9所述的LED芯片的制作方法，其特征在于：所述位错再生层和所述静电荷收集层为N型掺杂，且所述静电荷收集层的掺杂浓度＞所述N型半导体层的掺杂浓度＞所述位错再生层的掺杂浓度。
...【技术特征摘要】
1.一种led芯片，其特征在于，包括：
2.根据权利要求1所述的led芯片，其特征在于：所述位错再生层包括alxinyga1-x-yn层，其中，0＜x＜1，0＜y＜1，且，0＜x+y＜1。
3.根据权利要求1所述的led芯片，其特征在于：所述位错再生层的生长温度范围为600℃-800℃，包括端点值。
4.根据权利要求1所述的led芯片，其特征在于：所述位错再生层的厚度范围为1nm-100nm，包括端点值。
5.根据权利要求1所述的led芯片，其特征在于：所述位错再生层和所述静电荷收集层为n型掺杂，且所述静电荷收集层的掺杂浓度＞所述n型半导体层的掺杂浓度＞所述位错再生层的掺杂浓度。
6.根据权利要求1所述的led芯片，其特征在于：所述位错再生层的n型掺杂浓度范围为0-5...
【专利技术属性】
技术研发人员：史成丹，王莎莎，杨少鑫，张智鑫，卓祥景，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。